ສະຖານະການແລະແນວໂນ້ມໃນປະຈຸບັນຂອງເຕັກໂນໂລຊີການປຸງແຕ່ງ SiC Wafer

ເປັນວັດສະດຸຍ່ອຍຂອງ semiconductor ຮຸ່ນທີສາມ,ຊິລິຄອນຄາໄບ (SiC)ໄປເຊຍກັນດຽວມີຄວາມສົດໃສດ້ານການນໍາໃຊ້ຢ່າງກວ້າງຂວາງໃນການຜະລິດອຸປະກອນເອເລັກໂຕຣນິກຄວາມຖີ່ສູງແລະພະລັງງານສູງ. ເຕັກໂນໂລຢີການປຸງແຕ່ງຂອງ SiC ມີບົດບາດຕັດສິນໃນການຜະລິດວັດສະດຸຊັ້ນໃຕ້ດິນທີ່ມີຄຸນນະພາບສູງ. ບົດຂຽນນີ້ແນະນໍາສະຖານະການໃນປະຈຸບັນຂອງການຄົ້ນຄວ້າກ່ຽວກັບເຕັກໂນໂລຢີການປຸງແຕ່ງ SiC ທັງໃນປະເທດຈີນແລະຕ່າງປະເທດ, ການວິເຄາະແລະປຽບທຽບກົນໄກຂອງຂະບວນການຕັດ, ຂັດ, ແລະຂັດ, ເຊັ່ນດຽວກັນກັບແນວໂນ້ມຂອງຄວາມຮາບພຽງຂອງ wafer ແລະ roughness ດ້ານ. ມັນຍັງຊີ້ໃຫ້ເຫັນສິ່ງທ້າທາຍທີ່ມີຢູ່ໃນການປຸງແຕ່ງ SiC wafer ແລະປຶກສາຫາລືກ່ຽວກັບທິດທາງການພັດທະນາໃນອະນາຄົດ.

Silicon carbide (SiC)wafers ເປັນວັດສະດຸພື້ນຖານທີ່ສໍາຄັນສໍາລັບອຸປະກອນ semiconductor ຮຸ່ນທີສາມແລະຖືຄວາມສໍາຄັນທີ່ສໍາຄັນແລະທ່າແຮງຂອງຕະຫຼາດໃນຂົງເຂດເຊັ່ນ: ໄມໂຄອີເລັກໂທຣນິກ, ເອເລັກໂຕຣນິກພະລັງງານ, ແລະແສງ semiconductor. ເນື່ອງ​ຈາກ​ຄວາມ​ແຂງ​ສູງ​ທີ່​ສຸດ​ແລະ​ຄວາມ​ຫມັ້ນ​ຄົງ​ທາງ​ເຄ​ມີ​ຂອງ​SiC ໄປເຊຍກັນດຽວ, ວິທີການປຸງແຕ່ງ semiconductor ແບບດັ້ງເດີມແມ່ນບໍ່ເຫມາະສົມທັງຫມົດສໍາລັບການເຄື່ອງຈັກຂອງເຂົາເຈົ້າ. ເຖິງແມ່ນວ່າບໍລິສັດສາກົນຈໍານວນຫຼາຍໄດ້ດໍາເນີນການຄົ້ນຄ້ວາຢ່າງກວ້າງຂວາງກ່ຽວກັບການປຸງແຕ່ງຄວາມຕ້ອງການດ້ານວິຊາການຂອງໄປເຊຍກັນ SiC ດຽວ, ເຕັກໂນໂລຊີທີ່ກ່ຽວຂ້ອງໄດ້ຖືກເກັບຮັກສາໄວ້ເປັນຄວາມລັບຢ່າງເຂັ້ມງວດ.

ໃນຊຸມປີມໍ່ໆມານີ້, ຈີນໄດ້ເພີ່ມຄວາມພະຍາຍາມໃນການພັດທະນາອຸປະກອນແລະອຸປະກອນໄປເຊຍກັນ SiC. ຢ່າງໃດກໍ່ຕາມ, ຄວາມກ້າວຫນ້າຂອງເຕັກໂນໂລຢີອຸປະກອນ SiC ໃນປະເທດປະຈຸບັນໄດ້ຖືກຈໍາກັດໂດຍຂໍ້ຈໍາກັດໃນເຕັກໂນໂລຢີການປຸງແຕ່ງແລະຄຸນນະພາບຂອງ wafer. ດັ່ງນັ້ນ, ມັນເປັນສິ່ງຈໍາເປັນສໍາລັບປະເທດຈີນເພື່ອປັບປຸງຄວາມສາມາດໃນການປຸງແຕ່ງ SiC ເພື່ອເພີ່ມຄຸນະພາບຂອງຊັ້ນໃຕ້ດິນໄປເຊຍກັນ SiC ແລະບັນລຸການປະຕິບັດຕົວຈິງແລະການຜະລິດຈໍານວນຫລາຍ.

ຂັ້ນ​ຕອນ​ການ​ປຸງ​ແຕ່ງ​ຕົ້ນ​ຕໍ​ປະ​ກອບ​ມີ​: ການ​ຕັດ → ການ​ຂັດ​ຫຍາບ → ການ​ຂັດ​ອັນ​ດີ → ການ​ຂັດ​ຫຍາບ (ຂັດ​ກົນ​ຈັກ​) →​ການ​ຂັດ​ທີ່​ດີ (ການ​ຂັດ​ກົນ​ຈັກ​ທາງ​ເຄ​ມີ CMP​) →​ການ​ກວດ​ກາ​.

ການຕັດຂອງ SiC Single Crystals

ໃນ​ການ​ປຸງ​ແຕ່ງ​ຂອງ​SiC ໄປເຊຍກັນດຽວ, ການຕັດແມ່ນຂັ້ນຕອນທໍາອິດແລະເປັນຂັ້ນຕອນທີ່ສໍາຄັນ. bow ຂອງ wafer, warp, ແລະການປ່ຽນແປງຄວາມຫນາທັງຫມົດ (TTV) ເປັນຜົນມາຈາກຂະບວນການຕັດກໍານົດຄຸນນະພາບແລະປະສິດທິພາບຂອງການດໍາເນີນງານ grinding ແລະ polishing ຕໍ່ມາ.

ເຄື່ອງມືຕັດສາມາດຖືກຈັດປະເພດໂດຍຮູບຮ່າງເປັນ saws ເສັ້ນຜ່າກາງພາຍໃນເພັດ (ID), ເສັ້ນຜ່າກາງນອກ (OD), saws ແຖບ, ແລະ saws ສາຍ. ສາຍເລື່ອຍ, ໃນທາງກັບກັນ, ສາມາດຖືກຈັດປະເພດໂດຍປະເພດການເຄື່ອນໄຫວຂອງພວກເຂົາເຂົ້າໄປໃນລະບົບສາຍ reciprocating ແລະ loop (ບໍ່ສິ້ນສຸດ). ໂດຍອີງໃສ່ກົນໄກການຕັດຂອງເຄື່ອງຂັດ, ເຕັກນິກການຕັດສາຍເລື່ອຍສາມາດແບ່ງອອກເປັນສອງປະເພດ: ການເລື່ອຍເສັ້ນລວດ abrasive ຟຣີ ແລະການສ້ອມແຊມສາຍຕັດເພັດ abrasive.

1.1 ວິທີການຕັດແບບດັ້ງເດີມ

ຄວາມເລິກການຕັດຂອງເສັ້ນຜ່າກາງນອກ (OD) saws ແມ່ນຖືກຈໍາກັດໂດຍເສັ້ນຜ່າກາງຂອງແຜ່ນໃບ. ໃນລະຫວ່າງການຂະບວນການຕັດ, ແຜ່ນໃບຄ້າຍຄືມີຄວາມສ່ຽງຕໍ່ການສັ່ນສະເທືອນແລະ deviation, ສົ່ງຜົນໃຫ້ລະດັບສຽງສູງແລະຄວາມເຄັ່ງຄັດທີ່ບໍ່ດີ. ເສັ້ນຜ່າສູນກາງພາຍໃນ (ID) ເລື່ອຍໃຊ້ເຄື່ອງຂັດເພັດໃສ່ເສັ້ນຜ່າສູນກາງພາຍໃນຂອງແຜ່ນໃບເປັນຂອບຕັດ. ໃບມີດເຫຼົ່ານີ້ສາມາດບາງໄດ້ເຖິງ 0.2 ມມ. ໃນລະຫວ່າງການຕັດ, ແຜ່ນໃບ ID ຈະຫມຸນດ້ວຍຄວາມໄວສູງໃນຂະນະທີ່ວັດສະດຸທີ່ຈະຕັດເຄື່ອນຍ້າຍ radially ທຽບກັບສູນກາງຂອງແຜ່ນ, ບັນລຸການຕັດຜ່ານການເຄື່ອນໄຫວທີ່ກ່ຽວຂ້ອງນີ້.

saws ແຖບເພັດຮຽກຮ້ອງໃຫ້ມີການຢຸດເລື້ອຍໆແລະປີ້ນກັບກັນ, ແລະຄວາມໄວການຕັດແມ່ນຕໍ່າຫຼາຍ - ໂດຍປົກກະຕິບໍ່ເກີນ 2 m / s. ພວກເຂົາເຈົ້າຍັງທົນທຸກຈາກການສວມໃສ່ກົນຈັກທີ່ສໍາຄັນແລະຄ່າໃຊ້ຈ່າຍໃນການບໍາລຸງຮັກສາສູງ. ເນື່ອງຈາກຄວາມກວ້າງຂອງແຜ່ນເລື່ອຍ, ລັດສະໝີການຕັດບໍ່ສາມາດນ້ອຍເກີນໄປ, ແລະການຕັດຫຼາຍແຜ່ນແມ່ນເປັນໄປບໍ່ໄດ້. ເຄື່ອງ​ເລື່ອຍ​ແບບ​ດັ້ງ​ເດີມ​ເຫຼົ່າ​ນີ້​ຖືກ​ຈຳກັດ​ໂດຍ​ຄວາມ​ເຂັ້ມ​ແຂງ​ຂອງ​ຖານ​ແລະ​ບໍ່​ສາ​ມາດ​ເຮັດ​ໃຫ້​ມີ​ການ​ຕັດ​ໂຄ້ງ​ຫຼື​ມີ​ການ​ຈໍາ​ກັດ​ການ​ຫັນ radii​. ພວກມັນພຽງແຕ່ສາມາດຕັດຊື່, ຜະລິດ kerfs ກວ້າງ, ມີອັດຕາຜົນຜະລິດຕ່ໍາ, ແລະດັ່ງນັ້ນຈຶ່ງບໍ່ເຫມາະສົມສໍາລັບການຕັດ.SiC ໄປເຊຍກັນ.

1.2 Free Abrasive Wire Saw ຕັດຫຼາຍສາຍ

ເຕັກນິກການຕັດເສັ້ນລວດ abrasive ຟຣີໃຊ້ການເຄື່ອນໄຫວຢ່າງໄວວາຂອງສາຍເພື່ອເອົາ slurry ເຂົ້າໄປໃນ kerf, ເຮັດໃຫ້ການໂຍກຍ້າຍວັດສະດຸ. ມັນຕົ້ນຕໍແມ່ນໃຊ້ໂຄງປະກອບການ reciprocating ແລະປະຈຸບັນເປັນວິທີການທີ່ແກ່ແລ້ວແລະຖືກນໍາໃຊ້ຢ່າງກວ້າງຂວາງສໍາລັບການຕັດຫຼາຍ wafer ປະສິດທິພາບຂອງຊິລິຄອນດຽວໄປເຊຍກັນ. ຢ່າງໃດກໍ່ຕາມ, ຄໍາຮ້ອງສະຫມັກຂອງມັນໃນການຕັດ SiC ໄດ້ຖືກສຶກສາຫນ້ອຍລົງ.

ສາຍເລື່ອຍຂັດຟຣີສາມາດປຸງແຕ່ງ wafers ທີ່ມີຄວາມຫນາຫນ້ອຍກວ່າ 300 μm. ພວກເຂົາເຈົ້າສະຫນອງການສູນເສຍ kerf ຕ່ໍາ, ບໍ່ຄ່ອຍເຮັດໃຫ້ເກີດ chipping, ແລະສົ່ງຜົນໃຫ້ຄຸນນະພາບຂອງຫນ້າດິນຂ້ອນຂ້າງດີ. ຢ່າງໃດກໍ່ຕາມ, ເນື່ອງຈາກກົນໄກການໂຍກຍ້າຍວັດສະດຸ - ອີງໃສ່ການມ້ວນແລະການຫຍໍ້ຫນ້າຂອງສານຂັດ - ພື້ນຜິວ wafer ມັກຈະພັດທະນາຄວາມກົດດັນທີ່ຕົກຄ້າງທີ່ສໍາຄັນ, microcracks, ແລະຊັ້ນຄວາມເສຍຫາຍທີ່ເລິກເຊິ່ງ. ນີ້ນໍາໄປສູ່ການ warping wafer, ເຮັດໃຫ້ມັນຍາກທີ່ຈະຄວບຄຸມຄວາມຖືກຕ້ອງຂອງ profile ພື້ນຜິວ, ແລະເພີ່ມການໂຫຼດໃນຂັ້ນຕອນການປຸງແຕ່ງຕໍ່ໄປ.

ການປະຕິບັດການຕັດແມ່ນໄດ້ຮັບອິດທິພົນຢ່າງຫຼວງຫຼາຍຈາກ slurry; ມັນເປັນສິ່ງຈໍາເປັນເພື່ອຮັກສາຄວາມຄົມຊັດຂອງສານຂັດແລະຄວາມເຂັ້ມຂົ້ນຂອງ slurry. ການປິ່ນປົວ slurry ແລະການນໍາມາໃຊ້ຄືນແມ່ນຄ່າໃຊ້ຈ່າຍ. ໃນເວລາທີ່ການຕັດ ingots ຂະຫນາດໃຫຍ່, abrasives ມີຄວາມຫຍຸ້ງຍາກໃນການເຈາະເລິກແລະຍາວ kerfs. ພາຍໃຕ້ຂະຫນາດເມັດພືດທີ່ມີຮອຍຂີດຂ່ວນດຽວກັນ, ການສູນເສຍ kerf ແມ່ນຫຼາຍກ່ວາຂອງ saws ສາຍຂັດຄົງທີ່.

1.3 Fixed Abrasive Diamond Wire Saw ຕັດຫຼາຍສາຍ

ໂດຍທົ່ວໄປແລ້ວເຄື່ອງຫຼໍ່ສາຍເພັດທີ່ສ້ອມແຊມແມ່ນເຮັດໄດ້ໂດຍການຝັງອະນຸພາກຂອງເພັດໃສ່ແຜ່ນຮອງສາຍເຫຼັກໂດຍຜ່ານວິທີການເຮັດດ້ວຍໄຟຟ້າ, ການເຜົາຜານ ຫຼື ຢາງຢາງ. ເລື່ອຍສາຍເພັດດ້ວຍໄຟຟ້າມີຂໍ້ດີເຊັ່ນ: ເຄື່ອງຕັດທີ່ແຄບກວ່າ, ຄຸນນະພາບຂອງເຄື່ອງຕັດທີ່ດີກວ່າ, ປະສິດທິພາບສູງ, ການປົນເປື້ອນຕ່ໍາ, ແລະຄວາມສາມາດໃນການຕັດວັດສະດຸທີ່ມີຄວາມແຂງສູງ.

ປະຈຸບັນເຄື່ອງເລື່ອຍເພັດ electroplated ແບບ reciprocating ແມ່ນວິທີການທີ່ຖືກນໍາໃຊ້ຢ່າງກວ້າງຂວາງທີ່ສຸດສໍາລັບການຕັດ SiC. ຮູບ 1 (ບໍ່ສະແດງຢູ່ທີ່ນີ້) ສະແດງເຖິງຄວາມຮາບພຽງຢູ່ດ້ານຂອງ SiC wafers ຕັດໂດຍໃຊ້ເຕັກນິກນີ້. ໃນຂະນະທີ່ການຕັດກ້າວຫນ້າ, wafer warpage ເພີ່ມຂຶ້ນ. ນີ້ແມ່ນຍ້ອນວ່າພື້ນທີ່ຕິດຕໍ່ລະຫວ່າງສາຍແລະວັດສະດຸເພີ່ມຂຶ້ນຍ້ອນວ່າສາຍໄຟເລື່ອນລົງ, ເພີ່ມຄວາມຕ້ານທານແລະການສັ່ນສະເທືອນຂອງສາຍ. ເມື່ອສາຍໄປຮອດເສັ້ນຜ່າກາງສູງສຸດຂອງ wafer, ການສັ່ນສະເທືອນແມ່ນຢູ່ໃນຈຸດສູງສຸດ, ເຊິ່ງກໍ່ໃຫ້ເກີດການ warpage ສູງສຸດ.

ໃນໄລຍະຕໍ່ມາຂອງການຕັດ, ເນື່ອງຈາກສາຍທີ່ດໍາເນີນການເລັ່ງ, ການເຄື່ອນໄຫວຄວາມໄວທີ່ຫມັ້ນຄົງ, ການຊ້າລົງ, ການຢຸດ, ແລະປີ້ນກັບກັນ, ຄຽງຄູ່ກັບຄວາມຫຍຸ້ງຍາກໃນການເອົາສິ່ງເສດເຫຼືອຈາກເຄື່ອງເຮັດຄວາມເຢັນ, ຄຸນນະພາບດ້ານຂອງ wafer ຫຼຸດລົງ. ການປີ້ນກັບສາຍແລະການເຫນັງຕີງຂອງຄວາມໄວ, ເຊັ່ນດຽວກັນກັບອະນຸພາກເພັດຂະຫນາດໃຫຍ່ຢູ່ໃນສາຍ, ແມ່ນສາເຫດຕົ້ນຕໍຂອງການຂູດດ້ານ.

1.4 ເທັກໂນໂລຍີການແຍກຄວາມເຢັນ

ການແຍກຕ່າງຫາກເຢັນຂອງໄປເຊຍກັນ SiC ເປັນຂະບວນການປະດິດສ້າງໃນພາກສະຫນາມຂອງການປຸງແຕ່ງວັດສະດຸ semiconductor ຮຸ່ນທີສາມ. ໃນຊຸມປີມໍ່ໆມານີ້, ມັນໄດ້ດຶງດູດຄວາມສົນໃຈຢ່າງຫຼວງຫຼາຍເນື່ອງຈາກຂໍ້ໄດ້ປຽບທີ່ໂດດເດັ່ນໃນການປັບປຸງຜົນຜະລິດແລະການຫຼຸດຜ່ອນການສູນເສຍວັດສະດຸ. ເຕັກໂນໂລຢີສາມາດວິເຄາະໄດ້ຈາກສາມດ້ານ: ຫຼັກການການເຮັດວຽກ, ການໄຫຼຂອງຂະບວນການ, ແລະຂໍ້ໄດ້ປຽບຫຼັກ.

ການກໍານົດທິດທາງຂອງໄປເຊຍກັນແລະການຂັດເສັ້ນຜ່າສູນກາງນອກ: ກ່ອນທີ່ຈະປຸງແຕ່ງ, ການກໍານົດທິດທາງໄປເຊຍກັນຂອງ SiC ingot ຕ້ອງໄດ້ຮັບການກໍານົດ. ຫຼັງຈາກນັ້ນ, ingot ແມ່ນຮູບຮ່າງເປັນຮູບທໍ່ກົມ (ໂດຍທົ່ວໄປເອີ້ນວ່າເປັນ puck SiC) ໂດຍຜ່ານການ grinding ເສັ້ນຜ່າກາງນອກ. ຂັ້ນຕອນນີ້ວາງພື້ນຖານສໍາລັບການຕັດທິດທາງຕໍ່ໄປແລະ slicing.

ການ​ຕັດ​ສາຍ​ຫຼາຍ​ເສັ້ນ​: ວິ​ທີ​ການ​ນີ້​ນໍາ​ໃຊ້​ການ​ຂັດ​ຝຸ່ນ​ປະ​ສົມ​ກັບ​ການ​ຕັດ​ສາຍ​ເພື່ອ​ຊອຍ​ເປັນ​ຮູບ​ທໍ່​ກົມ​. ຢ່າງໃດກໍຕາມ, ມັນທົນທຸກຈາກການສູນເສຍ kerf ທີ່ສໍາຄັນແລະບັນຫາຄວາມບໍ່ສະເຫມີພາບຂອງຫນ້າດິນ.

ເທັກໂນໂລຍີການຕັດດ້ວຍເລເຊີ: ເລເຊີຖືກໃຊ້ເພື່ອສ້າງເປັນຊັ້ນທີ່ຖືກດັດແປງພາຍໃນໄປເຊຍກັນ, ຊຶ່ງສາມາດແຍກເປັນຕ່ອນບາງໆໄດ້. ວິທີການນີ້ຊ່ວຍຫຼຸດຜ່ອນການສູນເສຍວັດສະດຸແລະເພີ່ມປະສິດທິພາບການປຸງແຕ່ງ, ເຮັດໃຫ້ມັນເປັນທິດທາງໃຫມ່ທີ່ດີສໍາລັບການຕັດ wafer SiC.

ການຕັດຂະບວນການເພີ່ມປະສິດທິພາບ

Fixed Abrasive Multi-Wire Cutting: ປະຈຸບັນນີ້ແມ່ນເຕັກໂນໂລຊີຕົ້ນຕໍ, ເຫມາະສໍາລັບຄຸນລັກສະນະຄວາມແຂງສູງຂອງ SiC.

ເຄື່ອງຕັດກະແສໄຟຟ້າ (EDM) ແລະເທກໂນໂລຍີການແຍກຄວາມເຢັນ: ວິທີການເຫຼົ່ານີ້ສະຫນອງການແກ້ໄຂທີ່ຫຼາກຫຼາຍທີ່ເຫມາະສົມກັບຄວາມຕ້ອງການສະເພາະ.

ຂະບວນການຂັດ: ມັນເປັນສິ່ງຈໍາເປັນທີ່ຈະດຸ່ນດ່ຽງອັດຕາການໂຍກຍ້າຍວັດສະດຸແລະຄວາມເສຍຫາຍຂອງຫນ້າດິນ. ການຂັດເຄື່ອງກົນຈັກເຄມີ (CMP) ແມ່ນໃຊ້ເພື່ອປັບປຸງຄວາມເປັນເອກະພາບຂອງພື້ນຜິວ.

ການຕິດຕາມເວລາຈິງ: ເທັກໂນໂລຍີການກວດກາອອນໄລນ໌ໄດ້ຖືກນໍາສະເຫນີເພື່ອຕິດຕາມຄວາມຫຍາບຂອງພື້ນຜິວໃນເວລາຈິງ.

Laser Slicing: ເຕັກນິກນີ້ຊ່ວຍຫຼຸດຜ່ອນການສູນເສຍ kerf ແລະຫຼຸດຜ່ອນວົງຈອນການປຸງແຕ່ງ, ເຖິງແມ່ນວ່າເຂດທີ່ໄດ້ຮັບຜົນກະທົບຄວາມຮ້ອນຍັງຄົງເປັນສິ່ງທ້າທາຍ.

ເທັກໂນໂລຍີການປຸງແຕ່ງແບບປະສົມ: ການສົມທົບວິທີການກົນຈັກ ແລະ ເຄມີ ຊ່ວຍເພີ່ມປະສິດທິພາບການປຸງແຕ່ງ.

ເຕັກ​ໂນ​ໂລ​ຊີ​ນີ້​ໄດ້​ບັນ​ລຸ​ໄດ້​ແລ້ວ​ການ​ນໍາ​ໃຊ້​ອຸດ​ສາ​ຫະ​ກໍາ​. ສໍາລັບຕົວຢ່າງ, Infineon ໄດ້ຊື້ SILTECTRA ແລະໃນປັດຈຸບັນຖືສິດທິບັດຫຼັກທີ່ສະຫນັບສະຫນູນການຜະລິດຂະຫນາດໃຫຍ່ຂອງ wafers 8 ນິ້ວ. ໃນປະເທດຈີນ, ບໍລິສັດເຊັ່ນ Delong Laser ໄດ້ບັນລຸປະສິດທິພາບຜົນຜະລິດຂອງ 30 wafers ຕໍ່ ingot ສໍາລັບການປຸງແຕ່ງ wafer 6 ນິ້ວ, ເປັນຕົວແທນຂອງການປັບປຸງ 40% ໃນໄລຍະວິທີການພື້ນເມືອງ.

ໃນຂະນະທີ່ການຜະລິດອຸປະກອນພາຍໃນປະເທດເລັ່ງ, ເຕັກໂນໂລຢີນີ້ຄາດວ່າຈະກາຍເປັນການແກ້ໄຂຕົ້ນຕໍສໍາລັບການປຸງແຕ່ງຊັ້ນໃຕ້ດິນ SiC. ດ້ວຍເສັ້ນຜ່າສູນກາງທີ່ເພີ່ມຂຶ້ນຂອງວັດສະດຸ semiconductor, ວິທີການຕັດແບບດັ້ງເດີມໄດ້ກາຍເປັນສິ່ງທີ່ລ້າສະໄຫມ. ໃນບັນດາທາງເລືອກໃນປະຈຸບັນ, ເທກໂນໂລຍີ saw ສາຍເພັດ reciprocating ສະແດງໃຫ້ເຫັນຄວາມສົດໃສດ້ານຂອງຄໍາຮ້ອງສະຫມັກທີ່ດີທີ່ສຸດ. ການຕັດດ້ວຍເລເຊີ, ເປັນເຕັກນິກທີ່ພົ້ນເດັ່ນຂື້ນ, ສະເຫນີຂໍ້ໄດ້ປຽບທີ່ສໍາຄັນແລະຄາດວ່າຈະກາຍເປັນວິທີການຕັດຕົ້ນຕໍໃນອະນາຄົດ.

2,SiC ຂັດ Crystal ດຽວ

ໃນຖານະເປັນຕົວແທນຂອງ semiconductors ຮຸ່ນທີສາມ, silicon carbide (SiC) ສະເຫນີຂໍ້ໄດ້ປຽບທີ່ສໍາຄັນອັນເນື່ອງມາຈາກ bandgap ກ້ວາງຂອງຕົນ, ພາກສະຫນາມໄຟຟ້າທີ່ແຕກຫັກສູງ, ຄວາມໄວ drift ເອເລັກໂຕຣນິກຄວາມອີ່ມຕົວສູງ, ແລະການນໍາຄວາມຮ້ອນທີ່ດີເລີດ. ຄຸນສົມບັດເຫຼົ່ານີ້ເຮັດໃຫ້ SiC ມີປະໂຫຍດໂດຍສະເພາະໃນຄໍາຮ້ອງສະຫມັກທີ່ມີແຮງດັນສູງ (ຕົວຢ່າງ, ສະພາບແວດລ້ອມ 1200V). ເທກໂນໂລຍີການປຸງແຕ່ງສໍາລັບຊັ້ນຍ່ອຍ SiC ແມ່ນສ່ວນພື້ນຖານຂອງການຜະລິດອຸປະກອນ. ຄຸນນະພາບຂອງຫນ້າດິນແລະຄວາມແມ່ນຍໍາຂອງ substrate ໂດຍກົງຜົນກະທົບຕໍ່ຄຸນນະພາບຂອງຊັ້ນ epitaxial ແລະການປະຕິບັດຂອງອຸປະກອນສຸດທ້າຍ.

ຈຸດ​ປະ​ສົງ​ຕົ້ນ​ຕໍ​ຂອງ​ຂະ​ບວນ​ການ​ປີ້ງ​ແມ່ນ​ເພື່ອ​ເອົາ​ເຄື່ອງ​ຫມາຍ​ຂອງ​ຫນ້າ​ດິນ​ແລະ​ຊັ້ນ​ຄວາມ​ເສຍ​ຫາຍ​ທີ່​ເກີດ​ຂຶ້ນ​ໃນ​ລະ​ຫວ່າງ​ການ slicing​, ແລະ​ແກ້​ໄຂ​ຄວາມ​ຜິດ​ປົກ​ກະ​ຕິ​ທີ່​ເກີດ​ຈາກ​ຂະ​ບວນ​ການ​ຕັດ​. ເນື່ອງຈາກຄວາມແຂງຂອງ SiC ສູງທີ່ສຸດ, ການຂັດຕ້ອງໃຊ້ສານຂັດທີ່ແຂງເຊັ່ນ: boron carbide ຫຼືເພັດ. ໂດຍທົ່ວໄປແລ້ວການຂັດແບບທຳມະດາແມ່ນແບ່ງອອກເປັນການຫຼໍ່ຫຍາບ ແລະ ການຂັດລະອຽດ.

2.1 ການຂັດຫຍາບແລະລະອຽດ

ການຂັດສາມາດຖືກຈັດປະເພດໂດຍອີງໃສ່ຂະຫນາດ particle abrasive:

ການຂັດຫຍາບ: ໃຊ້ເຄື່ອງຂັດທີ່ໃຫຍ່ກວ່າຕົ້ນຕໍເພື່ອເອົາຮອຍຂີດຂ່ວນແລະຊັ້ນຄວາມເສຍຫາຍທີ່ເກີດໃນລະຫວ່າງການຕັດ, ປັບປຸງປະສິດທິພາບການປຸງແຕ່ງ.

Fine Grinding: ໃຊ້ສານຂັດລະອຽດເພື່ອເອົາຊັ້ນຄວາມເສຍຫາຍທີ່ເຫຼືອໄວ້ໂດຍການຂັດຫຍາບ, ຫຼຸດຜ່ອນຄວາມຫຍາບຂອງພື້ນຜິວ, ແລະປັບປຸງຄຸນນະພາບຂອງພື້ນຜິວ.

ຜູ້ຜະລິດ substrate SiC ພາຍໃນປະເທດຈໍານວນຫຼາຍໃຊ້ຂະບວນການຜະລິດຂະຫນາດໃຫຍ່. ວິທີການທົ່ວໄປກ່ຽວຂ້ອງກັບການຂັດສອງດ້ານໂດຍນໍາໃຊ້ແຜ່ນເຫຼັກແລະ slurry ເພັດ monocrystalline. ຂະບວນການນີ້ກໍາຈັດຊັ້ນຄວາມເສຍຫາຍທີ່ປະໄວ້ໂດຍການເລື່ອຍເສັ້ນລວດ, ແກ້ໄຂຮູບຮ່າງຂອງ wafer, ແລະຫຼຸດຜ່ອນ TTV (ການປ່ຽນແປງຄວາມຫນາທັງຫມົດ), Bow, ແລະ Warp. ອັດຕາການກໍາຈັດວັດສະດຸແມ່ນມີຄວາມຫມັ້ນຄົງ, ໂດຍປົກກະຕິແມ່ນສູງເຖິງ 0.8-1.2 μm / ນາທີ. ຢ່າງໃດກໍຕາມ, ພື້ນຜິວ wafer ຜົນໄດ້ຮັບແມ່ນ matte ທີ່ມີຄວາມຫຍາບຂ້ອນຂ້າງສູງ - ໂດຍປົກກະຕິປະມານ 50 nm - ເຊິ່ງເຮັດໃຫ້ຄວາມຕ້ອງການສູງໃນຂັ້ນຕອນການຂັດຕໍ່ມາ.

2.2 ການຂັດແບບດ່ຽວ

ຂະ ບວນ ການ ມາດ ຕະ ຖານ ເຊັ່ນ ດຽວ ຂ້າງ ຄຽງ ຂອງ wafer ໄດ້ ໃນ ເວ ລາ ດຽວ. ໃນລະຫວ່າງຂະບວນການນີ້, wafer ໄດ້ຖືກຕິດໃສ່ແຜ່ນເຫຼັກ. ພາຍ​ໃຕ້​ຄວາມ​ກົດ​ດັນ​ທີ່​ນໍາ​ໃຊ້​, substrate undergoes deformation ເລັກ​ນ້ອຍ​, ແລະ​ດ້ານ​ເທິງ​ແມ່ນ flattened​. ຫຼັງຈາກການຂັດ, ພື້ນຜິວຕ່ໍາແມ່ນລະດັບ. ເມື່ອຄວາມກົດດັນຖືກເອົາອອກ, ດ້ານເທິງມີແນວໂນ້ມທີ່ຈະຟື້ນຕົວເປັນຮູບຮ່າງເດີມຂອງມັນ, ເຊິ່ງສົ່ງຜົນກະທົບຕໍ່ພື້ນຜິວຕ່ໍາແລ້ວ - ເຊິ່ງເຮັດໃຫ້ທັງສອງດ້ານມີຄວາມຂັດແຍ້ງແລະຫຼຸດລົງໃນຄວາມຮາບພຽງ.

ຍິ່ງໄປກວ່ານັ້ນ, ແຜ່ນບົດສາມາດກາຍເປັນ concave ໃນເວລາສັ້ນໆ, ເຮັດໃຫ້ wafer ກາຍເປັນ convex. ເພື່ອຮັກສາຄວາມຮາບພຽງຂອງແຜ່ນ, ການແຕ່ງຕົວເລື້ອຍໆແມ່ນຈໍາເປັນ. ເນື່ອງຈາກປະສິດທິພາບຕ່ໍາແລະຄວາມຮາບພຽງຂອງ wafer ທີ່ບໍ່ດີ, ການຂັດດ້ານດຽວແມ່ນບໍ່ເຫມາະສົມສໍາລັບການຜະລິດຈໍານວນຫລາຍ.

ໂດຍປົກກະຕິ, # 8000 ລໍ້ຂັດແມ່ນໃຊ້ສໍາລັບການຂັດລະອຽດ. ໃນປະເທດຍີ່ປຸ່ນ, ຂະບວນການນີ້ແມ່ນຂ້ອນຂ້າງແກ່ແລ້ວແລະຍັງໃຊ້ລໍ້ຂັດ #30000. ນີ້ອະນຸຍາດໃຫ້ຄວາມຫຍາບຂອງຫນ້າດິນຂອງ wafers ປຸງແຕ່ງສາມາດບັນລຸຕ່ໍາກວ່າ 2 nm, ເຮັດໃຫ້ wafers ກຽມພ້ອມສໍາລັບການ CMP ສຸດທ້າຍ (Chemical Mechanical Polishing) ໂດຍບໍ່ມີການປຸງແຕ່ງເພີ່ມເຕີມ.

2.3 ເທັກໂນໂລຍີການບາງດ້ານດຽວ

ເທັກໂນໂລຢີ Diamond Single-Sided Thinning Technology ແມ່ນວິທີການໃໝ່ໆຂອງການຂັດດ້ານດຽວ. ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບທີ 5 (ບໍ່ສະແດງຢູ່ທີ່ນີ້), ຂະບວນການໃຊ້ແຜ່ນຕັດດ້ວຍເພັດ. wafer ໄດ້ຖືກສ້ອມແຊມຜ່ານການດູດຊືມສູນຍາກາດ, ໃນຂະນະທີ່ທັງ wafer ແລະລໍ້ຂັດເພັດຫມຸນພ້ອມໆກັນ. ລໍ້ຂັດຄ່ອຍໆເລື່ອນລົງໄປຂ້າງລຸ່ມເພື່ອບາງໆ wafer ໃຫ້ມີຄວາມໜາ. ຫຼັງຈາກດ້ານຫນຶ່ງສໍາເລັດແລ້ວ, wafer ໄດ້ຖືກພິກເພື່ອປຸງແຕ່ງອີກດ້ານຫນຶ່ງ.

ຫຼັງຈາກທີ່ບາງໆ, wafer 100 ມມສາມາດບັນລຸໄດ້:

bow < 5 ມມ

TTV < 2 ມມ

ຄວາມຫຍາບຂອງພື້ນຜິວ < 1 nm

ວິທີການປຸງແຕ່ງ wafer ດຽວນີ້ສະຫນອງຄວາມຫມັ້ນຄົງສູງ, ຄວາມສອດຄ່ອງທີ່ດີເລີດ, ແລະອັດຕາການເອົາວັດສະດຸສູງ. ເມື່ອປຽບທຽບກັບການຂັດສອງດ້ານແບບດັ້ງເດີມ, ເຕັກນິກນີ້ປັບປຸງປະສິດທິພາບການຂັດຫຼາຍກວ່າ 50%.

2.4 ການຂັດສອງດ້ານ

ການຂັດສອງດ້ານໃຊ້ທັງແຜ່ນປີ້ງເທິງແລະຕ່ໍາເພື່ອຂັດທັງສອງດ້ານຂອງຊັ້ນຍ່ອຍ, ຮັບປະກັນຄຸນນະພາບຂອງຫນ້າດິນທີ່ດີເລີດທັງສອງດ້ານ.

ໃນລະຫວ່າງການຂະບວນການ, ແຜ່ນ grinding ທໍາອິດນໍາໃຊ້ຄວາມກົດດັນກັບຈຸດສູງສຸດຂອງ workpiece ໄດ້, ເຊິ່ງກໍ່ໃຫ້ເກີດການຜິດປົກກະຕິແລະການໂຍກຍ້າຍຂອງວັດສະດຸຄ່ອຍໆຢູ່ໃນຈຸດເຫຼົ່ານັ້ນ. ເມື່ອຈຸດທີ່ສູງຖືກປັບລະດັບ, ຄວາມກົດດັນໃນຊັ້ນໃຕ້ດິນຄ່ອຍໆກາຍເປັນເອກະພາບຫຼາຍ, ເຊິ່ງກໍ່ໃຫ້ເກີດການຜິດປົກກະຕິທີ່ສອດຄ່ອງທົ່ວຫນ້າດິນ. ນີ້ອະນຸຍາດໃຫ້ທັງດ້ານເທິງແລະຕ່ໍາເປັນພື້ນດິນເທົ່າທຽມກັນ. ເມື່ອການຂັດສໍາເລັດຮູບແລະຄວາມກົດດັນໄດ້ຖືກປ່ອຍອອກມາ, ແຕ່ລະສ່ວນຂອງ substrate ຟື້ນຕົວເທົ່າທຽມກັນເນື່ອງຈາກຄວາມກົດດັນເທົ່າທຽມກັນທີ່ມັນປະສົບ. ນີ້ນໍາໄປສູ່ການ warping ຫນ້ອຍທີ່ສຸດແລະຄວາມຮາບພຽງທີ່ດີ.

ຄວາມຫຍາບຂອງພື້ນຜິວຂອງ wafer ຫຼັງຈາກການຂັດແມ່ນຂຶ້ນກັບຂະຫນາດຂອງອະນຸພາກຂັດ - ອະນຸພາກຂະຫນາດນ້ອຍເຮັດໃຫ້ພື້ນຜິວທີ່ລຽບກວ່າ. ເມື່ອນໍາໃຊ້ເຄື່ອງຂັດ 5 μmສໍາລັບການຂັດສອງດ້ານ, ຄວາມແປຂອງ wafer ແລະຄວາມຫນາແຫນ້ນສາມາດຄວບຄຸມໄດ້ພາຍໃນ 5 μm. ການວັດແທກກ້ອງຈຸລະທັດຂອງ Force Atomic Force Microscopy (AFM) ສະແດງໃຫ້ເຫັນຄວາມຫຍາບຂອງພື້ນຜິວ (Rq) ປະມານ 100 nm, ໂດຍມີຂຸມເຈາະທີ່ມີຄວາມເລິກເຖິງ 380 nm ແລະເປັນຮອຍເສັ້ນທີ່ເຫັນໄດ້ຊັດທີ່ເກີດຈາກການຂັດຂັດ.

ວິທີການທີ່ກ້າວຫນ້າທາງດ້ານຫຼາຍປະກອບດ້ວຍການຂັດສອງດ້ານໂດຍໃຊ້ແຜ່ນໂຟມ polyurethane ປະສົມປະສານກັບສານລະລາຍເພັດ polycrystalline. ຂະບວນການນີ້ຜະລິດ wafers ທີ່ມີຄວາມ roughness ດ້ານຕ່ໍາຫຼາຍ, ບັນລຸ Ra < 3 nm, ເຊິ່ງມີຜົນປະໂຫຍດສູງສໍາລັບການຂັດຕໍ່ມາຂອງ substrates SiC.

ຢ່າງໃດກໍຕາມ, ການຂັດຫນ້າດິນຍັງຄົງເປັນບັນຫາທີ່ບໍ່ໄດ້ຮັບການແກ້ໄຂ. ນອກຈາກນັ້ນ, ເພັດ polycrystalline ທີ່ໃຊ້ໃນຂະບວນການນີ້ແມ່ນຜະລິດໂດຍຜ່ານການສັງເຄາະລະເບີດ, ເຊິ່ງເປັນສິ່ງທ້າທາຍທາງດ້ານເຕັກນິກ, ໃຫ້ຜົນຜະລິດໃນປະລິມານຕໍ່າ, ແລະມີລາຄາແພງທີ່ສຸດ.

ການຂັດສີ SiC Single Crystals

ເພື່ອບັນລຸພື້ນຜິວຂັດທີ່ມີຄຸນນະພາບສູງເທິງແຜ່ນ silicon carbide (SiC) wafers, ການຂັດຕ້ອງເອົາຂຸມຂັດແລະພື້ນຜິວທີ່ມີຂະຫນາດ nanometer ຢ່າງສົມບູນ. ເປົ້າຫມາຍແມ່ນການຜະລິດພື້ນຜິວທີ່ລຽບ, ບໍ່ມີຂໍ້ບົກພ່ອງ, ບໍ່ມີການປົນເປື້ອນຫຼືການເຊື່ອມໂຊມ, ບໍ່ມີຄວາມເສຍຫາຍຂອງພື້ນຜິວ, ແລະບໍ່ມີຄວາມກົດດັນດ້ານການຕົກຄ້າງ.

3.1 ການຂັດກົນຈັກ ແລະ CMP ຂອງ SiC Wafers

ຫຼັງຈາກການເຕີບໃຫຍ່ຂອງ ingot ໄປເຊຍກັນ SiC, ຄວາມຜິດປົກກະຕິຂອງຫນ້າດິນປ້ອງກັນບໍ່ໃຫ້ມັນຖືກນໍາໃຊ້ໂດຍກົງສໍາລັບການເຕີບໃຫຍ່ຂອງ epitaxial. ດັ່ງນັ້ນ, ການປຸງແຕ່ງຕື່ມອີກແມ່ນຕ້ອງການ. ອົງປະກອບທໍາອິດຖືກຮູບຮ່າງເປັນຮູບທໍ່ກົມມາດຕະຖານໂດຍຜ່ານການມົນ, ຫຼັງຈາກນັ້ນຊອຍໃຫ້ບາງໆເຂົ້າໄປໃນ wafers ໂດຍໃຊ້ການຕັດສາຍ, ຕິດຕາມດ້ວຍການກວດສອບທິດທາງ crystallographic. ການຂັດເງົາແມ່ນເປັນບາດກ້າວທີ່ສໍາຄັນໃນການປັບປຸງຄຸນນະພາບຂອງ wafer, ການແກ້ໄຂຄວາມເສຍຫາຍດ້ານຫນ້າດິນທີ່ເກີດຈາກຄວາມບົກຜ່ອງດ້ານການຂະຫຍາຍຕົວຂອງຜລຶກແລະຂັ້ນຕອນການປຸງແຕ່ງກ່ອນ.

ມີສີ່ວິທີຕົ້ນຕໍສໍາລັບການກໍາຈັດຊັ້ນຄວາມເສຍຫາຍດ້ານເທິງ SiC:

ການຂັດເຄື່ອງກົນຈັກ: ງ່າຍດາຍແຕ່ມີຮອຍຂີດຂ່ວນ; ເຫມາະສໍາລັບການຂັດເບື້ອງຕົ້ນ.

Chemical Mechanical Polishing (CMP): ເອົາຮອຍຂີດຂ່ວນຜ່ານທາງເຄມີ; ເຫມາະສໍາລັບການຂັດຄວາມແມ່ນຍໍາ.

Hydrogen etching: ຕ້ອງການອຸປະກອນສະລັບສັບຊ້ອນ, ຖືກນໍາໃຊ້ທົ່ວໄປໃນຂະບວນການ HTCVD.

plasma-assisted polishing: ສະລັບສັບຊ້ອນແລະບໍ່ຄ່ອຍຖືກນໍາໃຊ້.

ການຂັດດ້ວຍກົນຈັກຢ່າງດຽວມີແນວໂນ້ມທີ່ຈະເຮັດໃຫ້ເກີດຮອຍຂີດຂ່ວນ, ໃນຂະນະທີ່ການຂັດດ້ວຍສານເຄມີເທົ່ານັ້ນສາມາດນໍາໄປສູ່ການຂັດທີ່ບໍ່ສະເຫມີກັນ. CMP ປະສົມປະສານທັງສອງຂໍ້ໄດ້ປຽບແລະສະຫນອງການແກ້ໄຂທີ່ມີປະສິດທິພາບ, ປະຫຍັດຄ່າໃຊ້ຈ່າຍ.

ຫຼັກການເຮັດວຽກຂອງ CMP

CMP ເຮັດວຽກໂດຍການຫມຸນ wafer ພາຍໃຕ້ຄວາມກົດດັນທີ່ກໍານົດໄວ້ຕໍ່ກັບແຜ່ນຂັດຫມຸນ. ການເຄື່ອນໄຫວທີ່ສົມທຽບນີ້, ສົມທົບກັບການຂັດກົນຈັກຈາກເຄື່ອງຂັດຂະໜາດນາໂນໃນສານລະລາຍ ແລະ ການປະຕິບັດທາງເຄມີຂອງຕົວແທນປະຕິກິລິຍາ, ບັນລຸການວາງແຜນດ້ານ.

ວັດສະດຸຫຼັກທີ່ໃຊ້:

slurry ຂັດ: ປະກອບດ້ວຍສານຂັດແລະສານເຄມີ reagents.

ແຜ່ນຂັດ: ອ່ອນລົງໃນລະຫວ່າງການໃຊ້, ຫຼຸດຜ່ອນຂະຫນາດຂອງຮູຂຸມຂົນແລະປະສິດທິພາບການຈັດສົ່ງ slurry. ການແຕ່ງຕົວແບບປົກກະຕິ, ໂດຍປົກກະຕິໃຊ້ເຄື່ອງແຕ່ງກາຍເພັດ, ແມ່ນຈໍາເປັນເພື່ອຟື້ນຟູຄວາມຫຍາບຄາຍ.

ຂະບວນການ CMP ປົກກະຕິ

Abrasive: 0.5 μm ເພັດ slurry

ຄວາມຫຍາບຂອງພື້ນຜິວເປົ້າໝາຍ: ~0.7 nm

ຂັດກົນຈັກເຄມີ:

ອຸປະກອນຂັດ: AP-810 ເຄື່ອງຂັດດ້ານດຽວ

ຄວາມກົດດັນ: 200 g / cm²

ຄວາມໄວແຜ່ນ: 50 rpm

ຄວາມໄວຜູ້ຖືເຊລາມິກ: 38 rpm

ອົງປະກອບຂອງ slurry:

SiO₂ (30 wt%, pH = 10.15)

0–70 wt% H₂O₂ (30 wt%, ເກຣດ reagent)

ປັບ pH ເປັນ 8.5 ໂດຍໃຊ້ 5 wt% KOH ແລະ 1 wt% HNO₃

ອັດຕາການໄຫຼຂອງ slurry: 3 L / min, recirculated

ຂະບວນການນີ້ປັບປຸງຄຸນນະພາບ SiC wafer ຢ່າງມີປະສິດທິຜົນແລະຕອບສະຫນອງຄວາມຕ້ອງການສໍາລັບຂະບວນການລົງລຸ່ມ.

ສິ່ງທ້າທາຍດ້ານວິຊາການໃນການຂັດກົນຈັກ

SiC, ເປັນ semiconductor bandgap ກວ້າງ, ມີບົດບາດສໍາຄັນໃນອຸດສາຫະກໍາເອເລັກໂຕຣນິກ. ດ້ວຍຄຸນສົມບັດທາງກາຍະພາບແລະເຄມີທີ່ດີເລີດ, ຜລຶກດຽວ SiC ແມ່ນເຫມາະສົມກັບສະພາບແວດລ້ອມທີ່ຮຸນແຮງ, ເຊັ່ນ: ອຸນຫະພູມສູງ, ຄວາມຖີ່ສູງ, ພະລັງງານສູງ, ແລະການຕໍ່ຕ້ານລັງສີ. ຢ່າງໃດກໍຕາມ, ລັກສະນະແຂງແລະ brittle ຂອງຕົນສະເຫນີສິ່ງທ້າທາຍທີ່ສໍາຄັນສໍາລັບການ grinding ແລະ polishing.

ໃນຂະນະທີ່ຜູ້ຜະລິດຊັ້ນນໍາຂອງໂລກຫັນປ່ຽນຈາກ wafers 6 ນິ້ວໄປຫາ 8 ນິ້ວ, ບັນຫາເຊັ່ນ: ການແຕກແລະຄວາມເສຍຫາຍຂອງ wafer ໃນລະຫວ່າງການປຸງແຕ່ງໄດ້ກາຍເປັນທີ່ໂດດເດັ່ນ, ມີຜົນກະທົບຢ່າງຫຼວງຫຼາຍຕໍ່ຜົນຜະລິດ. ການແກ້ໄຂສິ່ງທ້າທາຍດ້ານວິຊາການຂອງ substrates SiC 8 ນິ້ວໃນປັດຈຸບັນເປັນມາດຕະຖານທີ່ສໍາຄັນສໍາລັບຄວາມກ້າວຫນ້າຂອງອຸດສາຫະກໍາ.

ໃນຍຸກ 8 ນິ້ວ, ການປຸງແຕ່ງ SiC wafer ປະເຊີນກັບສິ່ງທ້າທາຍຫຼາຍຢ່າງ:

Wafer scaling ແມ່ນມີຄວາມຈໍາເປັນເພື່ອເພີ່ມຜົນຜະລິດຊິບຕໍ່ batch, ຫຼຸດຜ່ອນການສູນເສຍຂອບ, ແລະຕ່ໍາຄ່າໃຊ້ຈ່າຍໃນການຜະລິດ - ໂດຍສະເພາະແມ່ນຄວາມຕ້ອງການເພີ່ມຂຶ້ນໃນການນໍາໃຊ້ຍານພາຫະນະໄຟຟ້າ.

ໃນຂະນະທີ່ການຂະຫຍາຍຕົວຂອງໄປເຊຍກັນ SiC ຂະຫນາດ 8 ນິ້ວໄດ້ແກ່ແລ້ວ, ຂະບວນການດ້ານຫລັງເຊັ່ນ: ການຂັດແລະການຂັດຂີ້ເຫຍື້ອຍັງຄົງປະເຊີນກັບບັນຫາຄໍ, ເຮັດໃຫ້ຜົນຜະລິດຕ່ໍາ (ພຽງແຕ່ 40-50%).

wafers ຂະຫນາດໃຫຍ່ມີປະສົບການການແຜ່ກະຈາຍຄວາມກົດດັນທີ່ສັບສົນຫຼາຍ, ເພີ່ມຄວາມຫຍຸ້ງຍາກໃນການຄຸ້ມຄອງຄວາມກົດດັນຂັດແລະຄວາມສອດຄ່ອງຂອງຜົນຜະລິດ.

ເຖິງແມ່ນວ່າຄວາມຫນາຂອງ wafers 8 ນິ້ວແມ່ນໃກ້ກັບຂອງ wafers 6 ນິ້ວ, ພວກມັນມັກຈະເກີດຄວາມເສຍຫາຍໃນລະຫວ່າງການຈັບຍ້ອນຄວາມກົດດັນແລະ warping.

ເພື່ອຫຼຸດຜ່ອນຄວາມກົດດັນທີ່ກ່ຽວຂ້ອງກັບການຕັດ, warpage, ແລະ cracking, ການຕັດ laser ແມ່ນຖືກນໍາໃຊ້ເພີ່ມຂຶ້ນ. ແນວໃດກໍ່ຕາມ:

ເລເຊີທີ່ມີຄວາມຍາວເປັນຄື້ນຍາວເຮັດໃຫ້ເກີດຄວາມເສຍຫາຍທາງຄວາມຮ້ອນ.

ເລເຊີທີ່ມີຄວາມຍາວສັ້ນສ້າງສິ່ງເສດເຫຼືອທີ່ໜັກໜ່ວງ ແລະ ເຮັດໃຫ້ຊັ້ນຄວາມເສຍຫາຍເລິກຂຶ້ນ, ເພີ່ມຄວາມສັບສົນໃນການຂັດ.

ຂະບວນການຂັດເຄື່ອງກົນຈັກສໍາລັບ SiC

ຂະບວນການທົ່ວໄປປະກອບມີ:

ການຕັດປະຖົມນິເທດ

ຂັດຫຍາບ

ການຂັດລະອຽດ

ຂັດກົນຈັກ

ການຂັດເຄື່ອງກົນຈັກເຄມີ (CMP) ເປັນຂັ້ນຕອນສຸດທ້າຍ

ການເລືອກວິທີການ CMP, ການອອກແບບເສັ້ນທາງຂະບວນການ, ແລະການເພີ່ມປະສິດທິພາບຂອງພາລາມິເຕີແມ່ນສໍາຄັນ. ໃນການຜະລິດ semiconductor, CMP ແມ່ນຂັ້ນຕອນທີ່ກໍານົດສໍາລັບການຜະລິດ SiC wafers ທີ່ມີພື້ນຜິວທີ່ລຽບງ່າຍ, ບໍ່ມີຂໍ້ບົກພ່ອງ, ແລະບໍ່ມີຄວາມເສຍຫາຍ, ເຊິ່ງເປັນສິ່ງຈໍາເປັນສໍາລັບການເຕີບໂຕຂອງ epitaxial ທີ່ມີຄຸນນະພາບສູງ.

(a) ເອົາ SiC ingot ອອກຈາກ crucible ໄດ້;

(b) ດໍາເນີນການຮູບຮ່າງເບື້ອງຕົ້ນໂດຍໃຊ້ເສັ້ນຜ່າສູນກາງນອກ;

(c) ກໍານົດທິດທາງຂອງຜລຶກໂດຍໃຊ້ເສັ້ນຮາບພຽງຫຼືຮອຍຂີດຂ່ວນ;

(d) ຕັດ ingot ເຂົ້າໄປໃນ wafers ບາງໆໂດຍໃຊ້ເລື່ອຍຫຼາຍສາຍ;

(e) ບັນລຸຄວາມລຽບຂອງພື້ນຜິວຄ້າຍຄືກະຈົກຜ່ານຂັ້ນຕອນການຂັດ ແລະຂັດ.

ຫຼັງຈາກສໍາເລັດຂັ້ນຕອນການປຸງແຕ່ງ, ຂອບນອກຂອງ SiC wafer ມັກຈະເປັນແຫຼມ, ເຊິ່ງເພີ່ມຄວາມສ່ຽງຕໍ່ການ chipping ໃນລະຫວ່າງການຈັບຫຼືການນໍາໃຊ້. ເພື່ອຫຼີກເວັ້ນຄວາມອ່ອນແອດັ່ງກ່າວ, ການຂັດຂອບແມ່ນຈໍາເປັນ.

ນອກເຫນືອໄປຈາກຂະບວນການ slicing ແບບດັ້ງເດີມ, ວິທີການປະດິດສ້າງສໍາລັບການກະກຽມ wafers SiC ກ່ຽວຂ້ອງກັບເຕັກໂນໂລຢີການຜູກມັດ. ວິທີການນີ້ເຮັດໃຫ້ການຜະລິດ wafer ໂດຍການຜູກມັດຊັ້ນບາງໆ SiC ກ້ອນດຽວກັບຊັ້ນໃຕ້ດິນທີ່ມີຄວາມແຕກຕ່າງ (ຊັ້ນຍ່ອຍສະຫນັບສະຫນູນ).

ຮູບ​ທີ 3 ສະ​ແດງ​ໃຫ້​ເຫັນ​ຂະ​ບວນ​ການ​:

ຫນ້າທໍາອິດ, ຊັ້ນ delamination ແມ່ນສ້າງຕັ້ງຂຶ້ນໃນຄວາມເລິກທີ່ກໍານົດໄວ້ໃນຫນ້າດິນຂອງໄປເຊຍກັນ SiC ດຽວໂດຍຜ່ານການ implantation hydrogen ion ຫຼືເຕັກນິກທີ່ຄ້າຍຄືກັນ. ຫຼັງຈາກນັ້ນ, ຜລຶກດຽວ SiC ທີ່ປຸງແຕ່ງແລ້ວຈະຖືກຜູກມັດກັບຊັ້ນຮອງພື້ນທີ່ຮອງຮັບຮາບພຽງແລະຖືກກົດດັນແລະຄວາມຮ້ອນ. ນີ້ອະນຸຍາດໃຫ້ສໍາເລັດການໂອນແລະການແຍກຊັ້ນຂອງ SiC ດຽວໄປເຊຍກັນໃສ່ substrate ສະຫນັບສະຫນູນ.

ຊັ້ນ SiC ທີ່ແຍກອອກແມ່ນຜ່ານການປິ່ນປົວພື້ນຜິວເພື່ອບັນລຸຄວາມຮາບພຽງທີ່ຕ້ອງການແລະສາມາດນໍາໃຊ້ຄືນໃຫມ່ໃນຂະບວນການຜູກມັດຕໍ່ໄປ. ເມື່ອປຽບທຽບກັບການຕັດແບບດັ້ງເດີມຂອງໄປເຊຍກັນ SiC, ເຕັກນິກນີ້ຫຼຸດຜ່ອນຄວາມຕ້ອງການວັດສະດຸລາຄາແພງ. ເຖິງແມ່ນວ່າສິ່ງທ້າທາຍທາງດ້ານເຕັກນິກຍັງຄົງຢູ່, ການຄົ້ນຄວ້າແລະການພັດທະນາແມ່ນມີຄວາມກ້າວຫນ້າຢ່າງຈິງຈັງເພື່ອເຮັດໃຫ້ການຜະລິດ wafer ລາຄາຖືກ.

ເນື່ອງຈາກຄວາມແຂງກະດ້າງສູງແລະຄວາມຫມັ້ນຄົງທາງເຄມີຂອງ SiC - ເຊິ່ງເຮັດໃຫ້ມັນທົນທານຕໍ່ປະຕິກິລິຍາໃນອຸນຫະພູມຫ້ອງ - ການຂັດກົນຈັກແມ່ນຈໍາເປັນເພື່ອເອົາຂຸມທີ່ລະອຽດອ່ອນ, ຫຼຸດຜ່ອນຄວາມເສຍຫາຍຂອງຫນ້າດິນ, ກໍາຈັດຮອຍຂີດຂ່ວນ, ຮອຍແຕກ, ແລະຂໍ້ບົກພ່ອງຂອງປອກເປືອກສີສົ້ມ, ຄວາມຫນາແຫນ້ນຂອງພື້ນຜິວຕ່ໍາ, ປັບປຸງຄວາມຮາບພຽງ, ແລະປັບປຸງຄຸນນະພາບຂອງຫນ້າດິນ.

ເພື່ອບັນລຸພື້ນຜິວຂັດທີ່ມີຄຸນນະພາບສູງ, ມັນຈໍາເປັນຕ້ອງ:

ປັບ​ປະ​ເພດ​ການ​ຂັດ​,

ຫຼຸດ​ຂະ​ຫນາດ​ຂອງ​ອະ​ນຸ​ພາກ​,

ເພີ່ມປະສິດທິພາບຕົວກໍານົດການຂະບວນການ,

ເລືອກວັດສະດຸຂັດແລະແຜ່ນທີ່ມີຄວາມແຂງພຽງພໍ.

ຮູບທີ່ 7 ສະແດງໃຫ້ເຫັນວ່າການຂັດສອງດ້ານດ້ວຍສານຂັດ 1 μmສາມາດຄວບຄຸມຄວາມແປນແລະຄວາມຫນາຂອງການປ່ຽນແປງພາຍໃນ 10 μm, ແລະຫຼຸດຜ່ອນຄວາມຫຍາບຂອງຫນ້າດິນປະມານ 0.25 nm.

3.2 ການຂັດເຄື່ອງກົນຈັກເຄມີ (CMP)

ການຂັດຂັດດ້ວຍກົນຈັກເຄມີ (CMP) ສົມທົບການຂັດອະນຸພາກທີ່ລະອຽດອ່ອນດ້ວຍການຂັດສານເຄມີເພື່ອສ້າງເປັນພື້ນຜິວທີ່ລຽບ, ລຽບໃນວັດສະດຸທີ່ກໍາລັງຖືກປຸງແຕ່ງ. ຫຼັກການພື້ນຖານແມ່ນ:

ປະຕິກິລິຢາເຄມີເກີດຂຶ້ນລະຫວ່າງ slurry ຂັດແລະຫນ້າດິນ wafer, ປະກອບເປັນຊັ້ນອ່ອນ.

Friction ລະຫວ່າງ particles abrasive ແລະຊັ້ນອ່ອນເອົາອຸປະກອນການ.

ຂໍ້​ດີ CMP​:

ເອົາ​ຊະ​ນະ​ຂໍ້​ເສຍ​ຂອງ​ການ​ຂັດ​ກົນ​ຈັກ​ຫຼື​ທາງ​ເຄ​ມີ​ຢ່າງ​ດຽວ​,

ບັນ​ລຸ​ການ​ວາງ​ແຜນ​ການ​ທັງ​ໃນ​ທົ່ວ​ໂລກ​ແລະ​ທ້ອງ​ຖິ່ນ​,

ຜະລິດພື້ນຜິວທີ່ມີຄວາມຮາບພຽງສູງແລະ roughness ຕ່ໍາ,

ບໍ່ເຮັດໃຫ້ພື້ນຜິວເສຍຫາຍຫຼືພື້ນຜິວ.

ລາຍລະອຽດ:

wafer ຍ້າຍທີ່ກ່ຽວຂ້ອງກັບແຜ່ນຂັດພາຍໃຕ້ຄວາມກົດດັນ.

ເຄື່ອງຂັດຂະໜາດນາໂນແມັດ (ຕົວຢ່າງ, SiO₂) ໃນສານລະລາຍມີສ່ວນຮ່ວມໃນການຂັດ, ເຮັດໃຫ້ພັນທະບັດ Si-C ໂຄວາເລນອ່ອນລົງ ແລະເສີມຂະຫຍາຍການກໍາຈັດວັດສະດຸ.

ປະເພດຂອງເຕັກນິກ CMP:

ການຂັດຂັດຟຣີ: ຂັດຂັດ (ເຊັ່ນ: SiO₂) ຖືກລະງັບໄວ້ໃນສານລະລາຍ. ການໂຍກຍ້າຍວັດສະດຸເກີດຂຶ້ນໂດຍຜ່ານການຂັດສາມຮ່າງກາຍ (wafer-pad-abrasive). ຂະຫນາດຂັດ (ປົກກະຕິ 60-200 nm), pH, ແລະອຸນຫະພູມຕ້ອງໄດ້ຮັບການຄວບຄຸມທີ່ຊັດເຈນເພື່ອປັບປຸງຄວາມສອດຄ່ອງ.

ການຂັດຂັດຄົງທີ່: ການຂັດຂັດແມ່ນຝັງຢູ່ໃນແຜ່ນຂັດເພື່ອປ້ອງກັນການລວບລວມຕົວ - ເຫມາະສໍາລັບການປຸງແຕ່ງທີ່ມີຄວາມແມ່ນຍໍາສູງ.

ການເຮັດຄວາມສະອາດຫຼັງການຂັດ:

wafers ຂັດຜ່ານການ:

ການທໍາຄວາມສະອາດທາງເຄມີ (ລວມທັງນ້ໍາ DI ແລະການກໍາຈັດສານຕົກຄ້າງ slurry),

DI rinsing ນ້ໍາ, ແລະ

ການອົບແຫ້ງດ້ວຍໄນໂຕຣເຈນຮ້ອນ

ເພື່ອຫຼຸດຜ່ອນການປົນເປື້ອນພື້ນຜິວ.

ຄຸນະພາບ ແລະປະສິດທິພາບຂອງພື້ນຜິວ

ຄວາມຫຍາບຂອງພື້ນຜິວສາມາດຫຼຸດລົງເປັນ Ra < 0.3 nm, ຕອບສະຫນອງຄວາມຕ້ອງການ semiconductor epitaxy.

Global Planarization: ການປະສົມປະສານຂອງການເຮັດໃຫ້ອ່ອນຂອງສານເຄມີແລະການໂຍກຍ້າຍກົນຈັກຫຼຸດຜ່ອນຮອຍຂີດຂ່ວນແລະການ etching uneven, outperforming ບໍລິສຸດວິທີການກົນຈັກຫຼືເຄມີ.

ປະສິດທິພາບສູງ: ເໝາະສຳລັບວັດສະດຸແຂງ ແລະ ເສື່ອມເຊັ່ນ SiC, ດ້ວຍອັດຕາການເອົາວັດສະດຸສູງກວ່າ 200 nm/h.

ເຕັກນິກການຂັດທີ່ພົ້ນເດັ່ນອື່ນໆ

ນອກເຫນືອຈາກ CMP, ວິທີການທາງເລືອກໄດ້ຖືກສະເຫນີ, ລວມທັງ:

ການຂັດດ້ວຍໄຟຟ້າເຄມີ, ການຂັດດ້ວຍຕົວເລັ່ງລັດຊ່ວຍ ຫຼື ຂັດ, ແລະ

ການຂັດສີ Tribochemical.

ຢ່າງໃດກໍ່ຕາມ, ວິທີການເຫຼົ່ານີ້ຍັງຢູ່ໃນຂັ້ນຕອນການຄົ້ນຄວ້າແລະໄດ້ພັດທະນາຢ່າງຊ້າໆເນື່ອງຈາກຄຸນສົມບັດວັດສະດຸທີ່ທ້າທາຍຂອງ SiC.

ໃນທີ່ສຸດ, ການປຸງແຕ່ງ SiC ແມ່ນຂະບວນການຄ່ອຍໆຫຼຸດຜ່ອນ warpage ແລະ roughness ເພື່ອປັບປຸງຄຸນນະພາບຫນ້າດິນ, ບ່ອນທີ່ການຄວບຄຸມຄວາມຮາບພຽງແລະ roughness ແມ່ນສໍາຄັນໃນທົ່ວແຕ່ລະຂັ້ນຕອນ.

ເຕັກໂນໂລຊີປຸງແຕ່ງ

ໃນລະຫວ່າງຂັ້ນຕອນການຂັດ wafer, slurry ເພັດທີ່ມີຂະຫນາດຂອງອະນຸພາກທີ່ແຕກຕ່າງກັນແມ່ນຖືກນໍາໃຊ້ເພື່ອ grind wafer ໃຫ້ເປັນແປແລະ roughness ດ້ານທີ່ຕ້ອງການ. ນີ້ແມ່ນປະຕິບັດຕາມໂດຍການຂັດ, ໃຊ້ເຕັກນິກການຂັດກົນຈັກແລະເຄມີ (CMP) ເພື່ອຜະລິດ wafers silicon carbide (SiC) ທີ່ບໍ່ມີຄວາມເສຍຫາຍ.

ຫຼັງຈາກການຂັດເງົາ, wafers SiC ໄດ້ຮັບການກວດກາຄຸນນະພາບຢ່າງເຂັ້ມງວດໂດຍນໍາໃຊ້ເຄື່ອງມືເຊັ່ນ: ກ້ອງຈຸລະທັດ optical ແລະ X-ray diffractometers ເພື່ອຮັບປະກັນຕົວກໍານົດການດ້ານວິຊາການທັງຫມົດຕອບສະຫນອງມາດຕະຖານທີ່ກໍານົດໄວ້. ສຸດທ້າຍ, wafers ຂັດໄດ້ຖືກອະນາໄມໂດຍໃຊ້ສານທໍາຄວາມສະອາດພິເສດແລະນ້ໍາ ultrapure ເພື່ອເອົາສິ່ງປົນເປື້ອນຂອງພື້ນຜິວ. ຫຼັງຈາກນັ້ນພວກມັນຖືກຕາກໃຫ້ແຫ້ງໂດຍໃຊ້ອາຍແກັສໄນໂຕຣເຈນທີ່ມີຄວາມບໍລິສຸດສູງແລະເຄື່ອງອົບແຫ້ງ, ສໍາເລັດຂະບວນການຜະລິດທັງຫມົດ.

ຫຼັງຈາກຫຼາຍປີຂອງຄວາມພະຍາຍາມ, ຄວາມຄືບຫນ້າທີ່ສໍາຄັນໄດ້ຖືກດໍາເນີນຢູ່ໃນການປຸງແຕ່ງໄປເຊຍກັນ SiC ດຽວພາຍໃນປະເທດຈີນ. ໃນປະເທດ, 100 ມມ doped ໄປເຊຍກັນເຄິ່ງ insulating 4H-SiC ໄດ້ຖືກພັດທະນາສົບຜົນສໍາເລັດ, ແລະໄປເຊຍກັນ n-type 4H-SiC ແລະ 6H-SiC ດຽວສາມາດຜະລິດເປັນ batches. ບໍລິສັດເຊັ່ນ TankeBlue ແລະ TYST ໄດ້ພັດທະນາໄປເຊຍກັນ 150 mm SiC ແລ້ວ.

ໃນແງ່ຂອງເຕັກໂນໂລຊີການປຸງແຕ່ງ SiC wafer, ສະຖາບັນພາຍໃນປະເທດໄດ້ຄົ້ນຫາເບື້ອງຕົ້ນເງື່ອນໄຂຂະບວນການແລະເສັ້ນທາງສໍາລັບການຕັດໄປເຊຍກັນ, ການຂັດ, ແລະຂັດ. ພວກເຂົາເຈົ້າມີຄວາມສາມາດຜະລິດຕົວຢ່າງທີ່ໂດຍພື້ນຖານແລ້ວຕອບສະຫນອງຄວາມຕ້ອງການສໍາລັບການ fabrication ອຸປະກອນ. ເຖິງ​ຢ່າງ​ໃດ​ກໍ​ຕາມ, ເມື່ອ​ທຽບ​ໃສ່​ມາດ​ຕະ​ຖານ​ສາ​ກົນ, ຄຸນ​ນະ​ພາບ​ການ​ປຸງ​ແຕ່ງ​ໜ້າ​ດິນ​ຂອງ wafers ພາຍ​ໃນ​ປະ​ເທດ​ຍັງ​ຫຼ້າ​ຫຼັງ​ຢ່າງ​ຫຼວງ​ຫຼາຍ. ມີຫຼາຍບັນຫາ:

ທິດສະດີ SiC ສາກົນແລະເຕັກໂນໂລຢີການປຸງແຕ່ງແມ່ນໄດ້ຮັບການປົກປ້ອງຢ່າງແຫນ້ນຫນາແລະບໍ່ສາມາດເຂົ້າເຖິງໄດ້ງ່າຍ.

ຂາດການຄົ້ນຄວ້າທາງທິດສະດີ ແລະ ສະໜັບສະໜູນການປັບປຸງຂະບວນການ ແລະ ການເພີ່ມປະສິດທິພາບ.

ຄ່າໃຊ້ຈ່າຍໃນການນໍາເຂົ້າອຸປະກອນແລະສ່ວນປະກອບຂອງຕ່າງປະເທດແມ່ນສູງ.

ການຄົ້ນຄວ້າພາຍໃນປະເທດກ່ຽວກັບການອອກແບບອຸປະກອນ, ຄວາມແມ່ນຍໍາຂອງການປຸງແຕ່ງ, ແລະວັດສະດຸຍັງສະແດງໃຫ້ເຫັນຊ່ອງຫວ່າງຢ່າງຫຼວງຫຼາຍເມື່ອທຽບກັບລະດັບສາກົນ.

ປະຈຸ​ບັນ, ເຄື່ອງ​ມື​ທີ່​ມີ​ຄວາມ​ຊັດ​ເຈນ​ສູງ​ສ່ວນ​ຫຼາຍ​ທີ່​ໃຊ້​ຢູ່​ຈີນ​ແມ່ນ​ນຳ​ເຂົ້າ. ອຸປະກອນການທົດສອບແລະວິທີການຍັງຮຽກຮ້ອງໃຫ້ມີການປັບປຸງຕື່ມອີກ.

ດ້ວຍການພັດທະນາຢ່າງຕໍ່ເນື່ອງຂອງ semiconductors ຮຸ່ນທີສາມ, ເສັ້ນຜ່າກາງຂອງ substrates ໄປເຊຍກັນ SiC ແມ່ນເພີ່ມຂຶ້ນຢ່າງຕໍ່ເນື່ອງ, ຄຽງຄູ່ກັບຄວາມຕ້ອງການທີ່ສູງຂຶ້ນສໍາລັບຄຸນນະພາບການປຸງແຕ່ງດ້ານ. ເທກໂນໂລຍີການປຸງແຕ່ງ wafer ໄດ້ກາຍເປັນຫນຶ່ງໃນຂັ້ນຕອນທີ່ທ້າທາຍທາງດ້ານເຕັກນິກທີ່ສຸດຫຼັງຈາກການຂະຫຍາຍຕົວໄປເຊຍກັນ SiC.

ເພື່ອແກ້ໄຂສິ່ງທ້າທາຍທີ່ມີຢູ່ແລ້ວໃນການປຸງແຕ່ງ, ມັນເປັນສິ່ງຈໍາເປັນທີ່ຈະຕ້ອງສຶກສາຕື່ມອີກກ່ຽວກັບກົນໄກທີ່ກ່ຽວຂ້ອງກັບການຕັດ, ການກັດ, ແລະຂັດ, ແລະເພື່ອຄົ້ນຫາວິທີການຂະບວນການແລະເສັ້ນທາງທີ່ເຫມາະສົມສໍາລັບການຜະລິດ SiC wafer. ພ້ອມ​ກັນ​ນັ້ນ, ຕ້ອງ​ຮຽນ​ຮູ້​ເຕັກ​ໂນ​ໂລ​ຊີ​ການ​ປຸງ​ແຕ່ງ​ສາ​ກົນ​ທີ່​ກ້າວ​ໜ້າ ແລະ ນຳ​ໃຊ້​ເຕັກ​ນິກ​ເຄື່ອງ​ຈັກ​ທີ່​ທັນ​ສະ​ໄໝ ແລະ ອຸ​ປະ​ກອນ​ທີ່​ທັນ​ສະ​ໄໝ​ເພື່ອ​ຜະ​ລິດ​ແຜ່ນ​ຮອງ​ທີ່​ມີ​ຄຸນ​ນະ​ພາບ​ສູງ.

ເມື່ອຂະຫນາດຂອງ wafer ເພີ່ມຂຶ້ນ, ຄວາມຫຍຸ້ງຍາກໃນການຂະຫຍາຍຕົວແລະການປຸງແຕ່ງໄປເຊຍກັນກໍ່ເພີ່ມຂຶ້ນ. ຢ່າງໃດກໍ່ຕາມ, ປະສິດທິພາບການຜະລິດຂອງອຸປະກອນລຸ່ມນ້ໍາປັບປຸງຢ່າງຫຼວງຫຼາຍ, ແລະຄ່າໃຊ້ຈ່າຍຕໍ່ຫນ່ວຍແມ່ນຫຼຸດລົງ. ໃນປັດຈຸບັນ, ຜູ້ສະຫນອງ SiC wafer ຕົ້ນຕໍໃນທົ່ວໂລກສະເຫນີຜະລິດຕະພັນຕັ້ງແຕ່ 4 ນິ້ວຫາ 6 ນິ້ວໃນເສັ້ນຜ່າກາງ. ບໍລິສັດຊັ້ນນໍາເຊັ່ນ Cree ແລະ II-VI ໄດ້ເລີ່ມຕົ້ນການວາງແຜນສໍາລັບການພັດທະນາສາຍການຜະລິດ SiC wafer 8 ນິ້ວແລ້ວ.