ໃນ​ຂະ​ບວນ​ການ​ພັດ​ທະ​ນາ​ຂະ​ຫຍາຍ​ຕົວ​ຂອງ​ອຸດ​ສາ​ຫະ​ກໍາ semiconductor​, polished ໄປ​ເຊຍ​ກັນ​ດຽວ​wafers ຊິລິໂຄນມີບົດບາດສໍາຄັນ. ພວກເຂົາເຈົ້າເຮັດຫນ້າທີ່ເປັນອຸປະກອນພື້ນຖານສໍາລັບການຜະລິດອຸປະກອນ microelectronic ຕ່າງໆ. ຈາກວົງຈອນປະສົມປະສານທີ່ຊັບຊ້ອນແລະຊັດເຈນໄປສູ່ໄມໂຄຣໂປເຊດເຊີຄວາມໄວສູງແລະເຊັນເຊີ multifunctional, ຂັດໄປເຊຍກັນດຽວwafers ຊິລິໂຄນເປັນສິ່ງຈໍາເປັນ. ຄວາມແຕກຕ່າງໃນການປະຕິບັດແລະຂໍ້ມູນສະເພາະຂອງມັນມີຜົນກະທົບໂດຍກົງຕໍ່ຄຸນນະພາບແລະການປະຕິບັດຂອງຜະລິດຕະພັນສຸດທ້າຍ. ຂ້າງລຸ່ມນີ້ແມ່ນຂໍ້ກໍາຫນົດທົ່ວໄປແລະຕົວກໍານົດການຂອງ wafers ຊິລິຄອນ crystal ດຽວຂັດ:

ເສັ້ນຜ່າສູນກາງ: ຂະຫນາດຂອງ semiconductor wafers ຊິລິຄອນ crystal ດຽວແມ່ນວັດແທກໂດຍເສັ້ນຜ່າກາງຂອງເຂົາເຈົ້າ, ແລະພວກເຂົາເຈົ້າມາໃນຄວາມຫລາກຫລາຍຂອງສະເພາະ. ເສັ້ນຜ່າສູນກາງທົ່ວໄປປະກອບມີ 2 ນິ້ວ (50.8 ມມ), 3 ນິ້ວ (76.2 ມມ), 4 ນິ້ວ (100 ມມ), 5 ນິ້ວ (125 ມມ), 6 ນິ້ວ (150 ມມ), 8 ນິ້ວ (200 ມມ), 12 ນິ້ວ (300 ມມ), ແລະ 18 ນິ້ວ (450 ມມ). ເສັ້ນຜ່າສູນກາງທີ່ແຕກຕ່າງກັນແມ່ນເຫມາະສົມກັບຄວາມຕ້ອງການການຜະລິດຕ່າງໆແລະຄວາມຕ້ອງການຂະບວນການ. ສໍາລັບຕົວຢ່າງ, wafers ເສັ້ນຜ່າກາງຂະຫນາດນ້ອຍແມ່ນຖືກນໍາໃຊ້ທົ່ວໄປສໍາລັບອຸປະກອນ microelectronic ພິເສດ, ຂະຫນາດນ້ອຍ, ໃນຂະນະທີ່ wafers ເສັ້ນຜ່າກາງຂະຫນາດໃຫຍ່ສະແດງໃຫ້ເຫັນປະສິດທິພາບການຜະລິດທີ່ສູງຂຶ້ນແລະຄວາມໄດ້ປຽບຂອງຄ່າໃຊ້ຈ່າຍໃນການຜະລິດວົງຈອນປະສົມປະສານຂະຫນາດໃຫຍ່. ຄວາມຕ້ອງການດ້ານຫນ້າໄດ້ຖືກຈັດປະເພດເປັນການຂັດດ້ານດຽວ (SSP) ແລະຂັດສອງດ້ານ (DSP). wafers ຂັດດ້ານດຽວແມ່ນໃຊ້ສໍາລັບອຸປະກອນທີ່ຕ້ອງການຄວາມຮາບພຽງຢູ່ຂ້າງຫນຶ່ງ, ເຊັ່ນເຊັນເຊີທີ່ແນ່ນອນ. wafers ຂັດສອງດ້ານແມ່ນຖືກນໍາໃຊ້ທົ່ວໄປສໍາລັບວົງຈອນປະສົມປະສານແລະຜະລິດຕະພັນອື່ນໆທີ່ຕ້ອງການຄວາມແມ່ນຍໍາສູງໃນທັງສອງດ້ານ. ຄວາມຕ້ອງການດ້ານຫນ້າດິນ (ສໍາເລັດຮູບ): ດ້ານດຽວຂັດ SSP / DSP ຂັດສອງດ້ານ.

ປະເພດ/Dopant: (1) N-type Semiconductor: ເມື່ອປະລໍາມະນູ impurity ບາງຢ່າງຖືກນໍາເຂົ້າໄປໃນ semiconductor ພາຍໃນ, ພວກມັນປ່ຽນແປງການນໍາຂອງມັນ. ສໍາລັບຕົວຢ່າງ, ເມື່ອອົງປະກອບ pentavalent ເຊັ່ນໄນໂຕຣເຈນ (N), phosphorus (P), arsenic (As), ຫຼື antimony (Sb) ໄດ້ຖືກເພີ່ມ, ເອເລັກໂຕຣນິກ valence ຂອງເຂົາເຈົ້າປະກອບເປັນພັນທະບັດ covalent ກັບ valence electrons ຂອງອະຕອມຊິລິໂຄນອ້ອມຂ້າງ, ເຮັດໃຫ້ເອເລັກໂຕຣນິກພິເສດບໍ່ຖືກຜູກມັດດ້ວຍພັນທະບັດ covalent. ອັນນີ້ສົ່ງຜົນໃຫ້ຄວາມເຂັ້ມຂຸ້ນຂອງອິເລັກໂທຣນິກຫຼາຍກວ່າຄວາມເຂັ້ມຂຸ້ນຂອງຮູ, ປະກອບເປັນ semiconductor N-type, ເຊິ່ງເອີ້ນກັນວ່າ semiconductor ປະເພດເອເລັກໂຕຣນິກ. N-type semiconductors ແມ່ນສໍາຄັນໃນອຸປະກອນການຜະລິດທີ່ຕ້ອງການເອເລັກໂຕຣນິກເປັນຕົວນໍາຄ່າຕົ້ນຕໍ, ເຊັ່ນອຸປະກອນພະລັງງານທີ່ແນ່ນອນ. (2) P-type Semiconductor: ເມື່ອອົງປະກອບ impurity trivalent ເຊັ່ນ boron (B), gallium (Ga), ຫຼື indium (In) ຖືກນໍາເຂົ້າໄປໃນຊິລິຄອນ semiconductor, valence electrons ຂອງອະຕອມ impurity ປະກອບເປັນພັນທະບັດ covalent ກັບອະຕອມຊິລິຄອນອ້ອມຂ້າງ, ແຕ່ພວກມັນຂາດຢ່າງຫນ້ອຍຫນຶ່ງ valence electron ພັນທະບັດແລະບໍ່ສາມາດສ້າງເປັນພັນທະບັດ. ອັນນີ້ເຮັດໃຫ້ຄວາມເຂັ້ມຂຸ້ນຂອງຂຸມທີ່ສູງກວ່າຄວາມເຂັ້ມຂຸ້ນຂອງເອເລັກໂຕຣນິກ, ປະກອບເປັນ semiconductor P-type, ເຊິ່ງເອີ້ນກັນວ່າ hole-type semiconductor. P-type semiconductors ມີບົດບາດສໍາຄັນໃນການຜະລິດອຸປະກອນທີ່ຮູເຮັດຫນ້າທີ່ເປັນຕົວນໍາຄ່າຕົ້ນຕໍ, ເຊັ່ນ: diodes ແລະ transistors ບາງ.

ຄວາມຕ້ານທານ: ຄວາມຕ້ານທານແມ່ນປະລິມານທາງກາຍະພາບທີ່ສໍາຄັນທີ່ວັດແທກການນໍາໄຟຟ້າຂອງ wafers ຊິລິໂຄນໄປເຊຍກັນດຽວທີ່ຂັດ. ມູນຄ່າຂອງມັນສະທ້ອນໃຫ້ເຫັນເຖິງການປະຕິບັດການດໍາເນີນການຂອງວັດສະດຸ. ຄວາມຕ້ານທານຕ່ໍາ, ການປະຕິບັດຂອງຊິລິໂຄນ wafer ດີກວ່າ; ໃນທາງກົງກັນຂ້າມ, ຄວາມຕ້ານທານສູງຂື້ນ, ການປະພຶດທີ່ບໍ່ດີ. ຄວາມຕ້ານທານຂອງ wafers ຊິລິໂຄນແມ່ນຖືກກໍານົດໂດຍຄຸນສົມບັດວັດສະດຸຂອງມັນ, ແລະອຸນຫະພູມມີຜົນກະທົບຢ່າງຫຼວງຫຼາຍເຊັ່ນດຽວກັນ. ໂດຍທົ່ວໄປ, ຄວາມຕ້ານທານຂອງ wafers ຊິລິໂຄນເພີ່ມຂຶ້ນຕາມອຸນຫະພູມ. ໃນ​ການ​ນໍາ​ໃຊ້​ປະ​ຕິ​ບັດ​, ອຸ​ປະ​ກອນ microelectronic ທີ່​ແຕກ​ຕ່າງ​ກັນ​ມີ​ຄວາມ​ຕ້ອງ​ການ​ຄວາມ​ຕ້ານ​ທານ​ທີ່​ແຕກ​ຕ່າງ​ກັນ​ສໍາ​ລັບ wafers ຊິ​ລິ​ຄອນ​. ສໍາລັບຕົວຢ່າງ, wafers ທີ່ໃຊ້ໃນການຜະລິດວົງຈອນປະສົມປະສານຕ້ອງການການຄວບຄຸມຄວາມຕ້ານທານທີ່ຊັດເຈນເພື່ອຮັບປະກັນການປະຕິບັດອຸປະກອນທີ່ຫມັ້ນຄົງແລະເຊື່ອຖືໄດ້.

ການປະຖົມນິເທດ: ການປະຖົມນິເທດໄປເຊຍກັນຂອງ wafer ເປັນຕົວແທນຂອງທິດທາງ crystallographic ຂອງແຜ່ນ silicon, ໂດຍປົກກະຕິໄດ້ລະບຸໄວ້ໂດຍດັດຊະນີ Miller ເຊັ່ນ (100), (110), (111), ແລະອື່ນໆ ທິດທາງໄປເຊຍກັນທີ່ແຕກຕ່າງກັນມີຄຸນສົມບັດທາງກາຍະພາບທີ່ແຕກຕ່າງກັນເຊັ່ນ: ຄວາມຫນາແຫນ້ນຂອງເສັ້ນ, ເຊິ່ງແຕກຕ່າງກັນໄປຕາມທິດທາງ. ຄວາມແຕກຕ່າງນີ້ສາມາດສົ່ງຜົນກະທົບຕໍ່ການປະຕິບັດຂອງ wafer ໃນຂັ້ນຕອນການປຸງແຕ່ງຕໍ່ໄປແລະການປະຕິບັດສຸດທ້າຍຂອງອຸປະກອນ microelectronic. ໃນຂະບວນການຜະລິດ, ການເລືອກຊິລິໂຄນ wafer ທີ່ມີທິດທາງທີ່ເຫມາະສົມກັບຄວາມຕ້ອງການຂອງອຸປະກອນທີ່ແຕກຕ່າງກັນສາມາດເພີ່ມປະສິດທິພາບຂອງອຸປະກອນ, ປັບປຸງປະສິດທິພາບການຜະລິດ, ແລະເສີມຂະຫຍາຍຄຸນນະພາບຂອງຜະລິດຕະພັນ.

Flat/Notch: ຂອບຮາບພຽງ (Flat) ຫຼື V-notch (Notch) ໃນວົງຮອບຂອງ wafer ຊິລິໂຄນມີບົດບາດສໍາຄັນໃນການວາງທິດທາງຂອງ crystal ແລະເປັນຕົວກໍານົດທີ່ສໍາຄັນໃນການຜະລິດແລະການປຸງແຕ່ງຂອງ wafer ໄດ້. Wafers ຂອງເສັ້ນຜ່າສູນກາງທີ່ແຕກຕ່າງກັນແມ່ນສອດຄ່ອງກັບມາດຕະຖານທີ່ແຕກຕ່າງກັນສໍາລັບຄວາມຍາວຂອງ Flat ຫຼື Notch. ຂອບການຈັດລຽງແມ່ນແບ່ງອອກເປັນຮາບພຽງຂັ້ນຕົ້ນ ແລະຮາບພຽງຮອງ. ຮາບພຽງຕົ້ນຕໍແມ່ນໃຊ້ໃນການກໍານົດການປະຖົມນິເທດໄປເຊຍກັນພື້ນຖານແລະການປຸງແຕ່ງກະສານອ້າງອີງຂອງ wafer, ໃນຂະນະທີ່ຮາບພຽງຮອງຊ່ວຍໃນການຈັດລຽງແລະການປຸງແຕ່ງທີ່ຊັດເຈນ, ຮັບປະກັນການປະຕິບັດທີ່ຖືກຕ້ອງແລະຄວາມສອດຄ່ອງຂອງ wafer ຕະຫຼອດສາຍການຜະລິດ.

ຄວາມຫນາ: ຄວາມຫນາຂອງ wafer ໄດ້ຖືກກໍານົດໂດຍປົກກະຕິໃນ micrometers (μm), ມີຄວາມຫນາທົ່ວໄປລະຫວ່າງ 100μm ແລະ 1000μm. Wafers ຂອງຄວາມຫນາທີ່ແຕກຕ່າງກັນແມ່ນເຫມາະສົມສໍາລັບປະເພດຕ່າງໆຂອງອຸປະກອນ microelectronic. wafers ບາງໆ (ຕົວຢ່າງ: 100μm - 300μm) ມັກຈະຖືກນໍາໃຊ້ສໍາລັບການຜະລິດຊິບທີ່ຕ້ອງການການຄວບຄຸມຄວາມຫນາແຫນ້ນ, ຫຼຸດຜ່ອນຂະຫນາດແລະນ້ໍາຫນັກຂອງຊິບແລະເພີ່ມຄວາມຫນາແຫນ້ນຂອງການເຊື່ອມໂຍງ. wafers ຫນາກວ່າ (ຕົວຢ່າງ, 500μm - 1000μm) ຖືກນໍາໃຊ້ຢ່າງກວ້າງຂວາງໃນອຸປະກອນທີ່ຕ້ອງການຄວາມເຂັ້ມແຂງກົນຈັກສູງ, ເຊັ່ນອຸປະກອນ semiconductor ພະລັງງານ, ເພື່ອຮັບປະກັນຄວາມຫມັ້ນຄົງໃນລະຫວ່າງການປະຕິບັດງານ.

ຄວາມຫຍາບຂອງພື້ນຜິວ: ຄວາມຫຍາບຂອງຫນ້າດິນແມ່ນຫນຶ່ງໃນຕົວກໍານົດການທີ່ສໍາຄັນສໍາລັບການປະເມີນຄຸນນະພາບຂອງ wafer, ເນື່ອງຈາກວ່າມັນມີຜົນກະທົບໂດຍກົງຕໍ່ການຍຶດຫມັ້ນລະຫວ່າງ wafer ແລະວັດສະດຸແຜ່ນບາງທີ່ຝາກໄວ້ຕໍ່ມາ, ເຊັ່ນດຽວກັນກັບການປະຕິບັດໄຟຟ້າຂອງອຸປະກອນ. ມັນສະແດງອອກໂດຍປົກກະຕິເປັນ root mean square (RMS) roughness (in nm). ຄວາມຫຍາບຂອງພື້ນຜິວຕ່ໍາຫມາຍຄວາມວ່າຫນ້າດິນຂອງ wafer ແມ່ນກ້ຽງກວ່າ, ເຊິ່ງຊ່ວຍຫຼຸດຜ່ອນປະກົດການເຊັ່ນການກະແຈກກະຈາຍຂອງເອເລັກໂຕຣນິກແລະປັບປຸງປະສິດທິພາບອຸປະກອນແລະຄວາມຫນ້າເຊື່ອຖື. ໃນຂະບວນການຜະລິດ semiconductor ຂັ້ນສູງ, ຄວາມຕ້ອງການຄວາມຫຍາບຂອງຫນ້າດິນແມ່ນມີຄວາມເຂັ້ມງວດຫຼາຍຂຶ້ນ, ໂດຍສະເພາະສໍາລັບການຜະລິດວົງຈອນປະສົມປະສານຊັ້ນສູງ, ບ່ອນທີ່ຄວາມຫຍາບຂອງຫນ້າດິນຕ້ອງໄດ້ຮັບການຄວບຄຸມເຖິງສອງສາມ nanometers ຫຼືແມ້ກະທັ້ງຕ່ໍາກວ່າ.

ການປ່ຽນແປງຄວາມຫນາທັງຫມົດ (TTV): ການປ່ຽນແປງຄວາມຫນາທັງຫມົດຫມາຍເຖິງຄວາມແຕກຕ່າງລະຫວ່າງຄວາມຫນາສູງສຸດແລະຕໍາ່ສຸດທີ່ວັດແທກຢູ່ໃນຫຼາຍຈຸດໃນຫນ້າດິນ wafer, ໂດຍທົ່ວໄປສະແດງອອກໃນμm. TTV ສູງອາດຈະນໍາໄປສູ່ການ deviations ໃນຂະບວນການເຊັ່ນ: photolithography ແລະ etching, ຜົນກະທົບຕໍ່ປະສິດທິພາບອຸປະກອນແລະຜົນຜະລິດ. ດັ່ງນັ້ນ, ການຄວບຄຸມ TTV ໃນລະຫວ່າງການຜະລິດ wafer ແມ່ນບາດກ້າວສໍາຄັນໃນການຮັບປະກັນຄຸນນະພາບຜະລິດຕະພັນ. ສໍາລັບການຜະລິດອຸປະກອນ microelectronic ທີ່ມີຄວາມແມ່ນຍໍາສູງ, TTV ປົກກະຕິແລ້ວຈໍາເປັນຕ້ອງຢູ່ພາຍໃນສອງສາມໄມໂຄແມັດ.

Bow: Bow ຫມາຍເຖິງການບ່ຽງເບນລະຫວ່າງຫນ້າດິນ wafer ແລະຍົນຮາບພຽງທີ່ເຫມາະສົມ, ໂດຍປົກກະຕິການວັດແທກໃນμm. Wafers ທີ່ມີການກົ້ມຫົວຫຼາຍເກີນໄປອາດຈະແຕກຫຼືປະສົບກັບຄວາມກົດດັນທີ່ບໍ່ສະເຫມີພາບໃນລະຫວ່າງການປຸງແຕ່ງຕໍ່ມາ, ຜົນກະທົບຕໍ່ປະສິດທິພາບການຜະລິດແລະຄຸນນະພາບຂອງຜະລິດຕະພັນ. ໂດຍສະເພາະໃນຂະບວນການທີ່ຕ້ອງການຄວາມແປສູງ, ເຊັ່ນ photolithography, bowing ຕ້ອງໄດ້ຮັບການຄວບຄຸມພາຍໃນຂອບເຂດສະເພາະໃດຫນຶ່ງເພື່ອຮັບປະກັນຄວາມຖືກຕ້ອງແລະຄວາມສອດຄ່ອງຂອງຮູບແບບ photolithographic.

Warp: Warp ຊີ້ບອກເຖິງຄວາມບ່ຽງເບນລະຫວ່າງຫນ້າດິນ wafer ແລະຮູບຮ່າງ spherical ທີ່ເຫມາະສົມ, ຍັງວັດແທກເປັນ μm. ຄ້າຍຄືກັນກັບ bow, warp ເປັນຕົວຊີ້ວັດທີ່ສໍາຄັນຂອງ wafer flatness. warp ຫຼາຍເກີນໄປບໍ່ພຽງແຕ່ສົ່ງຜົນກະທົບຕໍ່ຄວາມຖືກຕ້ອງຂອງການຈັດວາງຂອງ wafer ໃນອຸປະກອນການປຸງແຕ່ງ, ແຕ່ຍັງສາມາດເຮັດໃຫ້ເກີດບັນຫາໃນລະຫວ່າງຂະບວນການຫຸ້ມຫໍ່ chip, ເຊັ່ນ: ຄວາມຜູກພັນທີ່ບໍ່ດີລະຫວ່າງ chip ແລະອຸປະກອນການຫຸ້ມຫໍ່, ເຊິ່ງຜົນກະທົບຕໍ່ຄວາມຫນ້າເຊື່ອຖືຂອງອຸປະກອນ. ໃນການຜະລິດ semiconductor ລະດັບສູງ, ຄວາມຕ້ອງການ warp ແມ່ນເຂັ້ມງວດຫຼາຍຂື້ນເພື່ອຕອບສະຫນອງຄວາມຕ້ອງການຂອງການຜະລິດຊິບແລະຂະບວນການຫຸ້ມຫໍ່ທີ່ກ້າວຫນ້າ.

Edge Profile: ຂໍ້ມູນຂອບຂອງ wafer ແມ່ນສໍາຄັນສໍາລັບການປຸງແຕ່ງແລະການຈັດການຕໍ່ໄປຂອງມັນ. ໂດຍປົກກະຕິມັນຖືກກໍານົດໂດຍ Edge Exclusion Zone (EEZ), ເຊິ່ງກໍານົດໄລຍະຫ່າງຈາກແຂບ wafer ທີ່ບໍ່ມີການປຸງແຕ່ງໃດໆ. ໂຄງສ້າງຂອບທີ່ຖືກອອກແບບຢ່າງຖືກຕ້ອງແລະການຄວບຄຸມ EEZ ທີ່ຊັດເຈນຊ່ວຍຫຼີກເວັ້ນຄວາມຜິດປົກກະຕິຂອງຂອບ, ຄວາມເຂັ້ມຂົ້ນຂອງຄວາມກົດດັນ, ແລະບັນຫາອື່ນໆໃນລະຫວ່າງການປຸງແຕ່ງ, ປັບປຸງຄຸນນະພາບແລະຜົນຜະລິດຂອງ wafer ໂດຍລວມ. ໃນບາງຂະບວນການຜະລິດແບບພິເສດ, ຄວາມແມ່ນຍໍາ profile ຂອບແມ່ນຕ້ອງການຢູ່ໃນລະດັບຍ່ອຍ micron.

ຈໍາ ນວນ particle: ຈໍາ ນວນ ແລະ ຂະ ຫນາດ ຂອງ ການ ແຜ່ ກະ ຈາຍ ຂອງ particles ໃນ ດ້ານ wafer ຢ່າງ ຫຼວງ ຫຼາຍ ມີ ຜົນ ກະ ທົບ ຕໍ່ ການ ປະ ຕິ ບັດ ຂອງ ອຸ ປະ ກອນ microelectronic. ອະນຸພາກຫຼາຍເກີນໄປຫຼືຂະຫນາດໃຫຍ່ອາດຈະນໍາໄປສູ່ຄວາມລົ້ມເຫຼວຂອງອຸປະກອນ, ເຊັ່ນ: ວົງຈອນສັ້ນຫຼືການຮົ່ວໄຫຼ, ການຫຼຸດຜ່ອນຜົນຜະລິດຂອງຜະລິດຕະພັນ. ດັ່ງນັ້ນ, ການນັບອະນຸພາກມັກຈະຖືກວັດແທກໂດຍການນັບອະນຸພາກຕໍ່ພື້ນທີ່ຫົວໜ່ວຍ, ເຊັ່ນ: ຈໍານວນອະນຸພາກທີ່ໃຫຍ່ກວ່າ 0.3μm. ການຄວບຄຸມຢ່າງເຂັ້ມງວດຂອງຈໍານວນອະນຸພາກໃນລະຫວ່າງການຜະລິດ wafer ແມ່ນມາດຕະການທີ່ຈໍາເປັນສໍາລັບການຮັບປະກັນຄຸນນະພາບຜະລິດຕະພັນ. ເຕັກໂນໂລຍີທໍາຄວາມສະອາດຂັ້ນສູງແລະສະພາບແວດລ້ອມການຜະລິດທີ່ສະອາດຖືກນໍາໃຊ້ເພື່ອຫຼຸດຜ່ອນການປົນເປື້ອນຂອງອະນຸພາກຢູ່ດ້ານ wafer.

ການຜະລິດທີ່ກ່ຽວຂ້ອງ

Single Crystal Silicon Wafer Si Substrate N/P ທາງເລືອກ Silicon Carbide Wafer

FZ CZ Si wafer ໃນຫຼັກຊັບ 12inch Silicon wafer Prime ຫຼືການທົດສອບ