ບົດຄັດຫຍໍ້ຂອງ SiC wafer
Silicon carbide (SiC) wafers ໄດ້ກາຍເປັນ substrate ຂອງທາງເລືອກສໍາລັບການໄຟຟ້າສູງ, ຄວາມຖີ່ສູງ, ແລະອຸນຫະພູມສູງໃນຂະແຫນງການລົດຍົນ, ພະລັງງານທົດແທນ, ແລະອາວະກາດ. ຫຼັກຊັບຂອງພວກເຮົາກວມເອົາ polytypes ທີ່ສໍາຄັນແລະ doping schemes - nitrogen-doped 4H (4H-N), ຄວາມບໍລິສຸດເຄິ່ງ insulating ສູງ (HPSI), ໄນໂຕຣເຈນ doped 3C (3C-N), ແລະ p-type 4H/6H (4H/6H-P) — ສະເຫນີໃນສາມຊັ້ນຄຸນນະພາບ: ອຸປະກອນ PRIME (ການຍ່ອຍສະຫຼາຍ, ຂັດຢ່າງເຕັມສ່ວນ, ຂັດຫຼືຂັດ. ການທົດລອງຂະບວນການ), ແລະການຄົ້ນຄວ້າ (ຊັ້ນເອກະສານທີ່ກໍານົດເອງແລະໂປຣໄຟລ doping ສໍາລັບ R&D). ເສັ້ນຜ່າສູນກາງ wafer span 2″, 4″, 6″, 8″, ແລະ 12″ ເພື່ອໃຫ້ເຫມາະສົມກັບທັງສອງເຄື່ອງມື legacy ແລະ fabs ກ້າວຫນ້າທາງດ້ານ. ພວກເຮົາຍັງສະຫນອງ boules monocrystalline ແລະໄປເຊຍກັນຂອງເມັດທີ່ຊັດເຈນເພື່ອສະຫນັບສະຫນູນການຂະຫຍາຍຕົວໄປເຊຍກັນໃນເຮືອນ.
wafers 4H-N ຂອງພວກເຮົາມີຄວາມຫນາແຫນ້ນຂອງຜູ້ໃຫ້ບໍລິການຈາກ 1 × 10¹⁶ຫາ 1 × 10¹⁹ cm⁻³ ແລະຄວາມຕ້ານທານຂອງ 0.01–10 Ω·cm, ສະຫນອງການເຄື່ອນທີ່ຂອງເອເລັກໂຕຣນິກທີ່ດີເລີດແລະການທໍາລາຍພື້ນທີ່ສູງກວ່າ 2 MV/cm — ເຫມາະສໍາລັບ Schottky diodes, JFETs, ແລະ MOSFETs. ແຜ່ນຮອງ HPSI ເກີນ 1 × 10¹² Ω·cm ຄວາມຫນາແຫນ້ນຂອງ micropipe ຕ່ໍາກວ່າ 0.1 cm⁻², ຮັບປະກັນການຮົ່ວໄຫຼຫນ້ອຍທີ່ສຸດສໍາລັບອຸປະກອນ RF ແລະ microwave. Cubic 3C-N, ມີຢູ່ໃນຮູບແບບ 2″ ແລະ 4″, ເປີດໃຊ້ heteroepitaxy ໃນຊິລິໂຄນແລະສະຫນັບສະຫນູນຄໍາຮ້ອງສະຫມັກ photonic ໃຫມ່ແລະ MEMS. P-type 4H/6H-P wafers, doped ດ້ວຍອາລູມິນຽມເຖິງ 1×10¹⁶–5×10¹⁸ cm⁻³, ອໍານວຍຄວາມສະດວກສະຖາປັດຕະຍະກໍາອຸປະກອນເສີມ.
PRIME wafers ຜ່ານການຂັດດ້ວຍສານເຄມີ-ກົນຈັກເຖິງຄວາມຫຍາບຂອງພື້ນຜິວ RMS <0.2 nm, ຄວາມຫນາທັງໝົດທີ່ມີການປ່ຽນແປງພາຍໃຕ້ 3 µm, ແລະ bow <10 µm. DUMMY substrates ເລັ່ງການປະກອບແລະການທົດສອບການຫຸ້ມຫໍ່, ໃນຂະນະທີ່ wafers ການຄົ້ນຄວ້າມີຄວາມຫນາ epi-layer ຂອງ 2-30 µm ແລະ doping ຕາມຄວາມຕ້ອງການ. ຜະລິດຕະພັນທັງຫມົດແມ່ນໄດ້ຮັບການຢັ້ງຢືນໂດຍ X-ray diffraction (rocking curve <30 arcsec) ແລະ Raman spectroscopy, ດ້ວຍການທົດສອບໄຟຟ້າ - ການວັດແທກຫ້ອງ, C–V profileing, ແລະການສະແກນ micropipe - ຮັບປະກັນການປະຕິບັດຕາມ JEDEC ແລະ SEMI.
Boules ທີ່ມີເສັ້ນຜ່າກາງເຖິງ 150 ມມແມ່ນປູກຜ່ານ PVT ແລະ CVD ທີ່ມີຄວາມຫນາແຫນ້ນຂອງ dislocation ຕ່ໍາກວ່າ 1 × 10³ cm⁻²ແລະຈໍານວນ micropipe ຕ່ໍາ. ແກ່ນໄປເຊຍກັນຖືກຕັດພາຍໃນ 0.1° ຂອງແກນ c ເພື່ອຮັບປະກັນການຈະເລີນເຕີບໂຕທີ່ສາມາດແຜ່ພັນໄດ້ ແລະໃຫ້ຜົນຜະລິດສູງ.
ໂດຍການລວມເອົາ polytypes ຫຼາຍຊະນິດ, doping variants, ເກຣດຄຸນນະພາບ, ຂະຫນາດຂອງ wafer, ແລະ boule ພາຍໃນບ້ານ ແລະ ການຜະລິດເມັດ- crystal, ເວທີ SiC substrate ຂອງພວກເຮົາປັບປຸງລະບົບຕ່ອງໂສ້ການສະຫນອງແລະເລັ່ງການພັດທະນາອຸປະກອນສໍາລັບຍານພາຫະນະໄຟຟ້າ, smart grids, ແລະ harsh-environment applications.
ບົດຄັດຫຍໍ້ຂອງ SiC wafer
Silicon carbide (SiC) wafers ໄດ້ກາຍເປັນ substrate ຂອງທາງເລືອກສໍາລັບການໄຟຟ້າສູງ, ຄວາມຖີ່ສູງ, ແລະອຸນຫະພູມສູງໃນຂະແຫນງການລົດຍົນ, ພະລັງງານທົດແທນ, ແລະອາວະກາດ. ຫຼັກຊັບຂອງພວກເຮົາກວມເອົາ polytypes ທີ່ສໍາຄັນແລະ doping schemes - nitrogen-doped 4H (4H-N), ຄວາມບໍລິສຸດເຄິ່ງ insulating ສູງ (HPSI), ໄນໂຕຣເຈນ doped 3C (3C-N), ແລະ p-type 4H/6H (4H/6H-P) — ສະເຫນີໃນສາມຊັ້ນຄຸນນະພາບ: ອຸປະກອນ PRIME (ການຍ່ອຍສະຫຼາຍ, ຂັດຢ່າງເຕັມສ່ວນ, ຂັດຫຼືຂັດ. ການທົດລອງຂະບວນການ), ແລະການຄົ້ນຄວ້າ (ຊັ້ນເອກະສານທີ່ກໍານົດເອງແລະໂປຣໄຟລ doping ສໍາລັບ R&D). ເສັ້ນຜ່າສູນກາງ wafer span 2″, 4″, 6″, 8″, ແລະ 12″ ເພື່ອໃຫ້ເຫມາະສົມກັບທັງສອງເຄື່ອງມື legacy ແລະ fabs ກ້າວຫນ້າທາງດ້ານ. ພວກເຮົາຍັງສະຫນອງ boules monocrystalline ແລະໄປເຊຍກັນຂອງເມັດທີ່ຊັດເຈນເພື່ອສະຫນັບສະຫນູນການຂະຫຍາຍຕົວໄປເຊຍກັນໃນເຮືອນ.
wafers 4H-N ຂອງພວກເຮົາມີຄວາມຫນາແຫນ້ນຂອງຜູ້ໃຫ້ບໍລິການຈາກ 1 × 10¹⁶ຫາ 1 × 10¹⁹ cm⁻³ ແລະຄວາມຕ້ານທານຂອງ 0.01–10 Ω·cm, ສະຫນອງການເຄື່ອນທີ່ຂອງເອເລັກໂຕຣນິກທີ່ດີເລີດແລະການທໍາລາຍພື້ນທີ່ສູງກວ່າ 2 MV/cm — ເຫມາະສໍາລັບ Schottky diodes, JFETs, ແລະ MOSFETs. ແຜ່ນຮອງ HPSI ເກີນ 1 × 10¹² Ω·cm ຄວາມຫນາແຫນ້ນຂອງ micropipe ຕ່ໍາກວ່າ 0.1 cm⁻², ຮັບປະກັນການຮົ່ວໄຫຼຫນ້ອຍທີ່ສຸດສໍາລັບອຸປະກອນ RF ແລະ microwave. Cubic 3C-N, ມີຢູ່ໃນຮູບແບບ 2″ ແລະ 4″, ເປີດໃຊ້ heteroepitaxy ໃນຊິລິໂຄນແລະສະຫນັບສະຫນູນຄໍາຮ້ອງສະຫມັກ photonic ໃຫມ່ແລະ MEMS. P-type 4H/6H-P wafers, doped ດ້ວຍອາລູມິນຽມເຖິງ 1×10¹⁶–5×10¹⁸ cm⁻³, ອໍານວຍຄວາມສະດວກສະຖາປັດຕະຍະກໍາອຸປະກອນເສີມ.
PRIME wafers ຜ່ານການຂັດດ້ວຍສານເຄມີ-ກົນຈັກເຖິງຄວາມຫຍາບຂອງພື້ນຜິວ RMS <0.2 nm, ຄວາມຫນາທັງໝົດທີ່ມີການປ່ຽນແປງພາຍໃຕ້ 3 µm, ແລະ bow <10 µm. DUMMY substrates ເລັ່ງການປະກອບແລະການທົດສອບການຫຸ້ມຫໍ່, ໃນຂະນະທີ່ wafers ການຄົ້ນຄວ້າມີຄວາມຫນາ epi-layer ຂອງ 2-30 µm ແລະ doping ຕາມຄວາມຕ້ອງການ. ຜະລິດຕະພັນທັງຫມົດແມ່ນໄດ້ຮັບການຢັ້ງຢືນໂດຍ X-ray diffraction (rocking curve <30 arcsec) ແລະ Raman spectroscopy, ດ້ວຍການທົດສອບໄຟຟ້າ - ການວັດແທກຫ້ອງ, C–V profileing, ແລະການສະແກນ micropipe - ຮັບປະກັນການປະຕິບັດຕາມ JEDEC ແລະ SEMI.
Boules ທີ່ມີເສັ້ນຜ່າກາງເຖິງ 150 ມມແມ່ນປູກຜ່ານ PVT ແລະ CVD ທີ່ມີຄວາມຫນາແຫນ້ນຂອງ dislocation ຕ່ໍາກວ່າ 1 × 10³ cm⁻²ແລະຈໍານວນ micropipe ຕ່ໍາ. ແກ່ນໄປເຊຍກັນຖືກຕັດພາຍໃນ 0.1° ຂອງແກນ c ເພື່ອຮັບປະກັນການຈະເລີນເຕີບໂຕທີ່ສາມາດແຜ່ພັນໄດ້ ແລະໃຫ້ຜົນຜະລິດສູງ.
ໂດຍການລວມເອົາ polytypes ຫຼາຍຊະນິດ, doping variants, ເກຣດຄຸນນະພາບ, ຂະຫນາດຂອງ wafer, ແລະ boule ພາຍໃນບ້ານ ແລະ ການຜະລິດເມັດ- crystal, ເວທີ SiC substrate ຂອງພວກເຮົາປັບປຸງລະບົບຕ່ອງໂສ້ການສະຫນອງແລະເລັ່ງການພັດທະນາອຸປະກອນສໍາລັບຍານພາຫະນະໄຟຟ້າ, smart grids, ແລະ harsh-environment applications.
ຮູບພາບຂອງ SiC wafer
ແຜ່ນຂໍ້ມູນ 6inch 4H-N type SiC wafer
| ແຜ່ນຂໍ້ມູນ SiC wafers 6 ນິ້ວ | ||||
| ພາລາມິເຕີ | ພາຣາມິເຕີຍ່ອຍ | ເກຣດ Z | P Grade | ຊັ້ນ D |
| ເສັ້ນຜ່າສູນກາງ | 149.5–150.0 ມມ | 149.5–150.0 ມມ | 149.5–150.0 ມມ | |
| ຄວາມຫນາ | 4H-N | 350 µm ± 15 µm | 350 µm ± 25 µm | 350 µm ± 25 µm |
| ຄວາມຫນາ | 4H-SI | 500 µm ± 15 µm | 500 µm ± 25 µm | 500 µm ± 25 µm |
| Wafer ປະຖົມນິເທດ | ແກນປິດ: 4.0° ໄປຫາ <11-20> ±0.5° (4H-N); ໃນແກນ: <0001> ±0.5° (4H-SI) | ແກນປິດ: 4.0° ໄປຫາ <11-20> ±0.5° (4H-N); ໃນແກນ: <0001> ±0.5° (4H-SI) | ແກນປິດ: 4.0° ໄປຫາ <11-20> ±0.5° (4H-N); ໃນແກນ: <0001> ±0.5° (4H-SI) | |
| ຄວາມຫນາແຫນ້ນຂອງ Micropipe | 4H-N | ≤ 0.2 ຊມ⁻² | ≤ 2 ຊມ⁻² | ≤ 15 ຊມ⁻² |
| ຄວາມຫນາແຫນ້ນຂອງ Micropipe | 4H-SI | ≤ 1 ຊມ⁻² | ≤ 5 ຊມ⁻² | ≤ 15 ຊມ⁻² |
| ຄວາມຕ້ານທານ | 4H-N | 0.015–0.024 Ω·ຊມ | 0.015–0.028 Ω·ຊມ | 0.015–0.028 Ω·ຊມ |
| ຄວາມຕ້ານທານ | 4H-SI | ≥ 1×10¹⁰ Ω·ຊມ | ≥ 1×10⁵ Ω·ຊມ | |
| ປະຖົມນິເທດ Flat ປະຖົມ | [10-10] ± 5.0° | [10-10] ± 5.0° | [10-10] ± 5.0° | |
| ຄວາມຍາວຮາບພຽງຕົ້ນຕໍ | 4H-N | 47.5 ມມ ± 2.0 ມມ | ||
| ຄວາມຍາວຮາບພຽງຕົ້ນຕໍ | 4H-SI | ຮອຍແຕກ | ||
| ການຍົກເວັ້ນຂອບ | 3 ມມ | |||
| Warp/LTV/TTV/Bow | ≤2.5 µm / ≤6 µm / ≤25 µm / ≤35 µm | ≤5 µm / ≤15 µm / ≤40 µm / ≤60 µm | ||
| ຄວາມຫຍາບຄາຍ | ໂປໂລຍ | Ra ≤ 1 nm | ||
| ຄວາມຫຍາບຄາຍ | CMP | Ra ≤ 0.2 nm | Ra ≤ 0.5 nm | |
| ຂອບຮອຍແຕກ | ບໍ່ມີ | ຄວາມຍາວສະສົມ ≤ 20 ມມ, ດ່ຽວ ≤ 2 ມມ | ||
| ແຜ່ນ Hex | ພື້ນທີ່ສະສົມ ≤ 0.05% | ພື້ນທີ່ສະສົມ ≤ 0.1% | ພື້ນທີ່ສະສົມ ≤ 1% | |
| ພື້ນທີ່ Polytype | ບໍ່ມີ | ພື້ນທີ່ສະສົມ ≤ 3% | ພື້ນທີ່ສະສົມ ≤ 3% | |
| ການລວມເອົາຄາບອນ | ພື້ນທີ່ສະສົມ ≤ 0.05% | ພື້ນທີ່ສະສົມ ≤ 3% | ||
| ຮອຍຂູດພື້ນຜິວ | ບໍ່ມີ | ຄວາມຍາວສະສົມ ≤ 1 × ເສັ້ນຜ່າກາງ wafer | ||
| ຊິບຂອບ | ບໍ່ອະນຸຍາດ ≥ 0.2 mm width & depth | ເຖິງ 7 ຊິບ, ≤ 1 ມມແຕ່ລະຄົນ | ||
| TSD (Screw Dislocation) | ≤ 500 cm⁻² | ບໍ່ມີ | ||
| BPD (ການຍ້າຍອອກຂອງຍົນຖານ) | ≤ 1000 cm⁻² | ບໍ່ມີ | ||
| ການປົນເປື້ອນພື້ນຜິວ | ບໍ່ມີ | |||
| ການຫຸ້ມຫໍ່ | ຕູ້ເກັບມ້ຽນ wafer ຫຼາຍຫຼືຖັງ wafer ດຽວ | ຕູ້ເກັບມ້ຽນ wafer ຫຼາຍຫຼືຖັງ wafer ດຽວ | ຕູ້ເກັບມ້ຽນ wafer ຫຼາຍຫຼືຖັງ wafer ດຽວ | |
ແຜ່ນຂໍ້ມູນ 4inch 4H-N ປະເພດ SiC wafer
| ແຜ່ນຂໍ້ມູນ 4inch SiC wafer | |||
| ພາລາມິເຕີ | ສູນການຜະລິດ MPD | ເກຣດການຜະລິດມາດຕະຖານ (P Grade) | ເກຣດ Dummy (D Grade) |
| ເສັ້ນຜ່າສູນກາງ | 99.5 mm–100.0 mm | ||
| ຄວາມໜາ (4H-N) | 350 µm ± 15 µm | 350 µm ± 25 µm | |
| ຄວາມໜາ (4H-Si) | 500 µm ± 15 µm | 500 µm ± 25 µm | |
| Wafer ປະຖົມນິເທດ | Off axis: 4.0° ໄປຫາ <1120> ±0.5° ສໍາລັບ 4H-N; ໃນແກນ: <0001> ±0.5° ສໍາລັບ 4H-Si | ||
| ຄວາມຫນາແຫນ້ນຂອງ Micropipe (4H-N) | ≤0.2ຊມ⁻² | ≤2ຊມ⁻² | ≤15ຊມ⁻² |
| ຄວາມຫນາແຫນ້ນຂອງ Micropipe (4H-Si) | ≤1 ຊມ⁻² | ≤5ຊມ⁻² | ≤15ຊມ⁻² |
| ຄວາມຕ້ານທານ (4H-N) | 0.015–0.024 Ω·ຊມ | 0.015–0.028 Ω·ຊມ | |
| ຄວາມຕ້ານທານ (4H-Si) | ≥1E10 Ω·ຊມ | ≥1E5 Ω·ຊມ | |
| ປະຖົມນິເທດ Flat ປະຖົມ | [10-10] ±5.0° | ||
| ຄວາມຍາວຮາບພຽງຕົ້ນຕໍ | 32.5 ມມ ± 2.0 ມມ | ||
| ຄວາມຍາວຂອງຮາບພຽງຮອງ | 18.0 ມມ ± 2.0 ມມ | ||
| ປະຖົມນິເທດແບນມັດທະຍົມ | Silicon ປະເຊີນຫນ້າ: 90° CW ຈາກ prime flat ±5.0° | ||
| ການຍົກເວັ້ນຂອບ | 3 ມມ | ||
| LTV/TTV/ Bow Warp | ≤2.5 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| ຄວາມຫຍາບຄາຍ | ໂປແລນ Ra ≤1 nm; CMP Ra ≤0.2 nm | Ra ≤0.5 nm | |
| ຂອບຮອຍແຕກໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ບໍ່ມີ | ຄວາມຍາວສະສົມ ≤10 ມມ; ຄວາມຍາວດຽວ ≤2 ມມ |
| ແຜ່ນ Hex ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ພື້ນທີ່ສະສົມ ≤0.05% | ພື້ນທີ່ສະສົມ ≤0.05% | ພື້ນທີ່ສະສົມ ≤0.1% |
| ພື້ນທີ່ Polytype ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ພື້ນທີ່ສະສົມ ≤3% | |
| ການລວມ Carbon Visual | ພື້ນທີ່ສະສົມ ≤0.05% | ພື້ນທີ່ສະສົມ ≤3% | |
| ຮອຍຂີດຂ່ວນຂອງພື້ນຜິວ Silicon ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ຄວາມຍາວສະສົມ ≤1 ເສັ້ນຜ່າສູນກາງ wafer | |
| Edge Chips ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ອະນຸຍາດໃຫ້ມີ ≥0.2 mm width ແລະຄວາມເລິກ | 5 ອະນຸຍາດ, ≤1ມມແຕ່ລະຄົນ | |
| ການປົນເປື້ອນພື້ນຜິວ Silicon ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ||
| ການເລື່ອນສະກູຂອງ threading | ≤500 ຊມ⁻² | ບໍ່ມີ | |
| ການຫຸ້ມຫໍ່ | ຕູ້ເກັບມ້ຽນ wafer ຫຼາຍຫຼືຖັງ wafer ດຽວ | ຕູ້ເກັບມ້ຽນ wafer ຫຼາຍຫຼືຖັງ wafer ດຽວ | ຕູ້ເກັບມ້ຽນ wafer ຫຼາຍຫຼືຖັງ wafer ດຽວ |
ແຜ່ນຂໍ້ມູນ 4inch HPSI ປະເພດ SiC wafer
| ແຜ່ນຂໍ້ມູນ 4inch HPSI ປະເພດ SiC wafer | |||
| ພາລາມິເຕີ | ເກຣດການຜະລິດ MPD (Z Grade) | ເກຣດການຜະລິດມາດຕະຖານ (P Grade) | ເກຣດ Dummy (D Grade) |
| ເສັ້ນຜ່າສູນກາງ | 99.5–100.0 ມມ | ||
| ຄວາມໜາ (4H-Si) | 500 µm ± 20 µm | 500 µm ± 25 µm | |
| Wafer ປະຖົມນິເທດ | Off axis: 4.0° ໄປຫາ <11-20> ±0.5° ສໍາລັບ 4H-N; ໃນແກນ: <0001> ±0.5° ສໍາລັບ 4H-Si | ||
| ຄວາມຫນາແຫນ້ນຂອງ Micropipe (4H-Si) | ≤1 ຊມ⁻² | ≤5ຊມ⁻² | ≤15ຊມ⁻² |
| ຄວາມຕ້ານທານ (4H-Si) | ≥1E9 Ω·ຊມ | ≥1E5 Ω·ຊມ | |
| ປະຖົມນິເທດ Flat ປະຖົມ | (10-10) ±5.0° | ||
| ຄວາມຍາວຮາບພຽງຕົ້ນຕໍ | 32.5 ມມ ± 2.0 ມມ | ||
| ຄວາມຍາວຂອງຮາບພຽງຮອງ | 18.0 ມມ ± 2.0 ມມ | ||
| ປະຖົມນິເທດແບນມັດທະຍົມ | Silicon ປະເຊີນຫນ້າ: 90° CW ຈາກ prime flat ±5.0° | ||
| ການຍົກເວັ້ນຂອບ | 3 ມມ | ||
| LTV/TTV/ Bow Warp | ≤3 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| ຄວາມຫຍາບ (C face) | ໂປໂລຍ | Ra ≤1 nm | |
| ຄວາມຫຍາບຄາຍ (Si face) | CMP | Ra ≤0.2 nm | Ra ≤0.5 nm |
| ຂອບຮອຍແຕກໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ຄວາມຍາວສະສົມ ≤10 ມມ; ຄວາມຍາວດຽວ ≤2 ມມ | |
| ແຜ່ນ Hex ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ພື້ນທີ່ສະສົມ ≤0.05% | ພື້ນທີ່ສະສົມ ≤0.05% | ພື້ນທີ່ສະສົມ ≤0.1% |
| ພື້ນທີ່ Polytype ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ພື້ນທີ່ສະສົມ ≤3% | |
| ການລວມ Carbon Visual | ພື້ນທີ່ສະສົມ ≤0.05% | ພື້ນທີ່ສະສົມ ≤3% | |
| ຮອຍຂີດຂ່ວນຂອງພື້ນຜິວ Silicon ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ຄວາມຍາວສະສົມ ≤1 ເສັ້ນຜ່າສູນກາງ wafer | |
| Edge Chips ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ອະນຸຍາດໃຫ້ມີ ≥0.2 mm width ແລະຄວາມເລິກ | 5 ອະນຸຍາດ, ≤1ມມແຕ່ລະຄົນ | |
| ການປົນເປື້ອນພື້ນຜິວ Silicon ໂດຍແສງສະຫວ່າງທີ່ມີຄວາມເຂັ້ມຂຸ້ນສູງ | ບໍ່ມີ | ບໍ່ມີ | |
| Screw dislocation | ≤500 ຊມ⁻² | ບໍ່ມີ | |
| ການຫຸ້ມຫໍ່ | ຕູ້ເກັບມ້ຽນ wafer ຫຼາຍຫຼືຖັງ wafer ດຽວ | ||
ເວລາປະກາດ: ມິຖຸນາ-30-2025